Porovnání mikroarchitektur CPU - Comparison of CPU microarchitectures
Toto je a srovnání procesor mikroarchitektury.
| Mikroarchitektura | Rok | Fáze potrubí | Různé |
|---|---|---|---|
| Elbrus-8S | 2014 | VLIW, Elbrus (vlastní, uzavřený) verze 5, 64bitová | |
| AMD K5 | 1996 | 5 | Superskalární, predikce pobočky, spekulativní provedení, provedení mimo objednávku, registrovat přejmenování[1] |
| AMD K6 | 1997 | 6 | Superskalární, predikce pobočky, spekulativní provedení, provedení mimo objednávku, registrovat přejmenování[2] |
| AMD K6-III | 1999 | Větev predikce, spekulativní provedení, provedení mimo objednávku[3] | |
| AMD K7 | 1999 | Out-of-order provedení, predikce pobočky, Harvardská architektura | |
| AMD K8 | 2003 | 64-bit, integrovaný řadič paměti, 16 byte předběžné načítání instrukcí | |
| AMD K10 | 2007 | Superskalární, provádění mimo pořadí, asociativní L3 nastavená ve 32 směrech mezipaměť obětí, 32bajtová instrukce předběžné načítání | |
| ARM7TDMI (-S) | 2001 | 3 | |
| ARM7EJ-S | 2001 | 5 | |
| ARM810 | 5 | statická predikce větve, paměť s dvojnásobnou šířkou pásma | |
| ARM9 TDMI | 1998 | 5 | |
| ARM1020E | 6 | ||
| XScale PXA210 / PXA250 | 2002 | 7 | |
| ARM1136J (F) -S | 8 | ||
| ARM1156T2 (F) -S | 9 | ||
| ARM Cortex-A5 | 8 | Vícejádrové, jedno vydání, v pořádku | |
| ARM Cortex-A7 MPCore | 8 | Částečná dvojí vydání, v pořadí, obousměrně nastavená asociativní mezipaměť instrukcí úrovně 1 | |
| ARM Cortex-A8 | 2005 | 13 | Dual-issue, in-order, spekulativní provedení, superskalární, obousměrné dekódování potrubí |
| ARM Cortex-A9 MPCore | 2007 | 8–11 | Mimo pořadí, spekulativní vydání, superskalární |
| ARM Cortex-A15 MPCore | 2010 | 15 | Vícejádrový (až 16), mimo pořadí, spekulativní vydání, 3cestný superskalární |
| ARM Cortex-A53 | 2012 | Částečné dvojí vydání, v pořádku | |
| ARM Cortex-A55 | 2017 | 8 | v pořádku, spekulativní provedení |
| ARM Cortex-A57 | 2012 | Hluboce mimo pořadí, široký multi-vydání, 3-way superskalární | |
| ARM Cortex-A72 | 2015 | ||
| ARM Cortex-A73 | 2016 | Mimoobjednávka superskalární | |
| ARM Cortex-A75 | 2017 | 11–13 | Mimo pořadí superskalární, spekulativní provádění, přejmenování registrů, 3cestné |
| ARM Cortex-A76 | 2018 | 13 | Mimo pořadí superskalární čtyřsměrné dekódování potrubí |
| ARM Cortex-A77 | 2019 | 13 | Superskalární mimo pořadí, spekulativní provádění, přejmenování registrů, 6cestné dekódování potrubí, 10 čísel, predikce větví, mezipaměť L3 |
| ARM Cortex-A78 | 2020 | 13 | Superskalární mimo pořadí, přejmenování registrů, 4cestné dekódování potrubí, 6 instrukcí na cyklus, predikce větví, mezipaměť L3 |
| ARM Cortex-X1 | 2020 | 13 | 5-široký dekódovat mimo pořadí superskalární, L3 cache |
| AVR32 AP7 | 7 | ||
| AVR32 UC3 | 3 | Harvardská architektura | |
| rys | 2011 | Out-of-order provedení | |
| Buldozer | 2011 | 20 | Sdílená vícevláknová mezipaměť L2, vícevláknové, vícejádrové, přibližně 20stupňové potrubí, integrovaný řadič paměti, mimo pořadí, superskalární, až 16 jader na čip, až 16 MB mezipaměti L3, virtualizace, Turbo Core, FlexFPU které používá simultánní multithreading[4] |
| Piledriver | 2012 | Sdílená vícevláknová mezipaměť L2, vícevláknová, vícejádrová, kolem 20 stupňů dlouhého potrubí, integrovaná řadič paměti, mimo pořadí, superskalární, až 16 MB mezipaměti L2, až 16 MB mezipaměti L3, virtualizace, FlexFPU, které používají simultánní multithreading,[4] až 16 jader na čip, taktovací rychlost až 5 GHz, až 220 W TDP, Turbo Core | |
| Parní válec | 2014 | Vícejádrová predikce větví | |
| Rypadlo | 2015 | 20 | Vícejádrový |
| Zen | 2017 | 19 | Vícejádrový, superskalární, obousměrné simultánní vícevláknové zpracování, čtyřcestné dekódování, provedení mimo pořadí, mezipaměť L3 |
| Zen + | 2018 | Vícejádrová mezipaměť L3 | |
| Zen 2 | 2019 | Vícečipový modul, vícejádrový, mezipaměť L3 | |
| Zen 3 | 2020 | ||
| Crusoe | 2000 | Spuštění v pořadí, 128bitový VLIW, integrovaný řadič paměti | |
| Efficeon | 2004 | Spuštění v pořadí, 256bitový VLIW, plně integrovaný řadič paměti | |
| Cyrix Cx5x86 | 1995 | 6[5] | Větev predikce |
| Cyrix 6x86 | 1996 | Superskalární, superpipelinové, přejmenování registrů, spekulativní provádění, provádění mimo pořadí | |
| DLX | 5 | ||
| eSi-3200 | 5 | Spekulativní vydání v pořádku | |
| eSi-3250 | 5 | Spekulativní vydání v pořádku | |
| EV4 (Alpha 21064) | Superskalární | ||
| EV7 (Alpha 21364) | Superskalární design s prováděním mimo pořadí, predikce větví, čtyřcestné simultánní multithreading, integrovaný řadič paměti | ||
| EV8 (Alpha 21464) | Superskalární design s out-of-order provedení | ||
| 65 tis | Ultra nízká spotřeba energie, přejmenování registrů, spuštění mimo pořadí, predikce poboček, vícejádrový, modul, schopný dosáhnout vyšších hodin | ||
| P5 (Pentium) | 1993 | 5 | Superskalární |
| P6 (Pentium Pro ) | 14 | Spekulativní provádění, přejmenování registrů, superskalární design s prováděním mimo pořadí | |
| P6 (Pentium II ) | 14[6] | Větev predikce | |
| P6 (Pentium III ) | 1995 | 14[6] | |
| Intel Itanium "Merced" | 2001 | Jedno jádro, mezipaměť L3 | |
| Intel Itanium 2 "McKinley" | 2002 | 11[7] | Spekulativní provedení, predikce větve, přejmenování registrace, 30 popravní jednotky, multithreading, vícejádrový, hrubozrnné mutithreading, obousměrné simultánní multithreading, Dvouvláknové multithreading, Turbo zrychlení, Virtualizace, VLIW, RAS s architekturou Advanced Machine Check Architecture, technologií Instruction Replay, technologií Cache Safe, technologií Enhanced SpeedStep |
| Intel NetBurst (Willamette ) | 2000 | 20 | 2-cestný simultánní multithreading (Hyper-threading ), Rapid Execution Engine, Execution Trace Cache, quad-pumped Front-Side Bus, Hyper-pipelined Technology, superscalar, out-of order |
| NetBurst (Northwood ) | 2002 | 20 | 2-way simultánní multithreading |
| NetBurst (Prescott ) | 2004 | 31 | 2-way simultánní multithreading |
| NetBurst (Cedrový mlýn ) | 2006 | 31 | 2-way simultánní multithreading |
| Intel Jádro | 2006 | 12 | Vícejádrový, mimo pořadí, čtyřcestný superskalární |
| Intel Atom | 16 | 2směrné simultánní multithreading, v pořadí, bez přeskupování instrukcí, spekulativního provádění nebo přejmenování registrů | |
| Intel Atom Oak Trail | 2-way simultánní multithreading, in-order, burst mode, 512 KB L2 cache | ||
| Intel Atom Bonnell | 2008 | SMT | |
| Intel Atom Silvermont | 2013 | Out-of-order provedení | |
| Intel Atom Goldmont | 2016 | Vícejádrové provedení mimo pořadí, 3-široký superskalární kanál, mezipaměť L2 | |
| Intel Atom Goldmont Plus | 2017 | Vícejádrový | |
| Intel Atom Tremont | 2019 | Vícejádrové, superskalární, provádění mimo pořadí, spekulativní provádění, přejmenování registrů | |
| Intel Atom Gracemont | 2021 | Vícejádrové, superskalární, provádění mimo pořadí, spekulativní provádění, přejmenování registrů | |
| Nehalem | 2008 | 14 | 2-way simultánní multithreading, out-of-order, 6-way superskalární, integrovaný řadič paměti, L1 / L2 / L3 cache, Turbo Boost |
| Sandy Bridge | 2011 | 14 | 2-pásmový simultánní multithreading, vícejádrový, grafická karta a řadič PCIe, systémový agent s integrovanou řadičem paměti a displeje, kruhové propojení, mezipaměť L1 / L2 / L3, mezipaměť micro-op, 2 vlákna na jádro, Turbo Boost, |
| Intel Haswell | 2013 | 14–19 | SoC design, vícejádrový, vícevláknový, obousměrný simultánní vícevláknový, hardwarový transakční paměť (u vybraných modelů), L4 mezipaměti (u modelů GT3), Turbo zrychlení, provedení mimo objednávku, superskalární, až 8 MB L3 mezipaměti (mainstream), až 20 MB mezipaměti L3 (extrémní) |
| Broadwell | 2014 | 14–19 | Vícejádrové, vícevláknové |
| Skylake | 2015 | 14–19 | Vícejádrová mezipaměť L4 na některých modelech Skylake-R, Skylake-U a Skylake-Y. Na obalu PCH na modelech U, Y, m3, m5 a m7. |
| Kaby Lake | 2016 | 14–19 | Vícejádrová mezipaměť L4 na určitých modelech s nízkou a extrémně nízkou spotřebou (Kaby Lake-U a Kaby Lake-Y), |
| Intel Sunny Cove | 2019 | 14–20 | Vícejádrové, obousměrné vícevláknové zpracování |
| Intel Willow Cove | 2020 | Vícejádrový | |
| Intel Xeon Phi 7120x | 2013 | 7stupňové celé číslo, 6stupňový vektor | Vícejádrové, vícevláknové, 4 hardwarová simultánní vlákna na jádro, která na rozdíl od běžných nelze deaktivovat HyperThreading, Časově multiplexované multithreading, 61 jader na čip, 244 vláken na čip, 30,5 MB Mezipaměť L2, 300 W TDP, Turbo zrychlení, potrubí s dvojím vydáním v pořadí, koprocesor, Urychlovač s plovoucí desetinnou čárkou, šířka 512 bitů Vektor -FPU |
| LatticeMico32 | 2006 | 6 | Harvardská architektura |
| Nvidia Carmel | 2018 | Vícejádrový, 10směrný superskalární | |
| SÍLA 1 | 1990 | Superskalární provedení mimo pořadí | |
| POWER3 | 1998 | Superskalární provedení mimo pořadí | |
| POWER4 | 2001 | Superskalární, spekulativní provedení, provedení mimo pořadí | |
| SÍLA5 | 2004 | Obousměrné simultánní multithreading, provádění mimo pořadí, integrováno řadič paměti | |
| IBM SÍLA6 | 2007 | 2-cestný simultánní multithreading, provedení v pořadí, až 5 GHz | |
| IBM POWER7 + | Vícejádrový, vícevláknový, mimo pořadí, superskalární, 4 inteligentní simultánní vlákna na jádro, 12 prováděcích jednotek na jádro, 8 jader na čip, 80 MB mezipaměti L3, skutečný generátor entropie hardwaru, kryptografická akcelerace podporovaná hardwarem, pevná- bodová jednotka, desetinná jednotka s pevnou čárkou, Turbo Core, desetinný jednotka s plovoucí desetinnou čárkou | ||
| IBM Buňka | 2006 | Vícejádrové, vícevláknové, obousměrné simultánní vícevláknové (PPE), Prvek výkonového procesoru, Synergické zpracovatelské prvky, sběrnice Element Interconnect, provádění v pořadí | |
| IBM Cyclops64 | Vícejádrové, vícevláknové, 2 vlákna na jádro, v pořádku | ||
| IBM zPodnik zEC12 | 15/16/17 | Vícejádrové, 6 jader na čip, až 5,5GHz, superskalární, mimo provoz, 48MB Mezipaměť L3, sdílená mezipaměť L4 384 MB | |
| IBM A2 | 15 | vícejádrový, čtyřcestný simultánní vícevláknový | |
| PowerPC 401 | 1996 | 3 | |
| PowerPC 405 | 1998 | 5 | |
| PowerPC 440 | 1999 | 7 | |
| PowerPC 470 | 2009 | 9 | Symetrické více procesů (SMP) |
| PowerPC e300 | 4 | Superskalární, predikce větve | |
| PowerPC e500 | Duální 7stupňový | Vícejádrový | |
| PowerPC e600 | 3. vydání, 7. fáze | Superskalární provádění mimo pořadí, predikce větví | |
| PowerPC e5500 | 2010 | 4. vydání, 7. fáze | Mimo provoz, vícejádrový |
| PowerPC e6500 | 2012 | Vícejádrový | |
| PowerPC 603 | 4 | 5 prováděcích jednotek, predikce větví, žádný SMP | |
| PowerPC 603q | 1996 | 5 | V pořádku |
| PowerPC 604 | 1994 | 6 | Superskalární, provádění mimo pořadí, 6 prováděcích jednotek, podpora SMP |
| PowerPC 620 | 1997 | 5 | Spuštění mimo objednávku, podpora SMP |
| PWRficient PA6T | 2007 | Superskalární, provedení mimo pořadí, 6 jednotek provedení | |
| R4000 | 1991 | 8 | Skalární |
| StrongARM SA-110 | 1996 | 5 | Skalární, v pořádku |
| SuperH SH2 | 5 | ||
| SuperH SH2A | 2006 | 5 | Superskalární, harvardská architektura |
| SPARC | Superskalární | ||
| hyperSPARC | 1993 | Superskalární | |
| SuperSPARC | 1992 | Superskalární, v pořádku | |
| SPARC64 VI / VII / VII + | 2007 | Superskalární, mimo provoz[8] | |
| UltraSPARC | 1995 | 9 | |
| UltraSPARC T1 | 2005 | 6 | Open source, vícevláknový, vícejádrový, 4 vlákna na jádro, skalární, v pořadí, integrovaný řadič paměti, 1 FPU |
| UltraSPARC T2 | 2007 | 8 | Open source, multithreading, multi-core, 8 vláken na jádro |
| SPARC T3 | 2010 | 8 | Vícevláknové, vícejádrové, 8 vláken na jádro, SMP, 16 jader na čip, 2 MB mezipaměti L3, v pořadí, hardwarový generátor náhodných čísel |
| Věštec SPARC T4 | 2011 | 16 | Vícevláknové, vícejádrové, 8 jemnozrnných vláken na jádro, z nichž lze 2 provádět současně, obousměrně simultánní multithreading, SMP, 8 jader na čip, out-of-order, 4 MB L3 cache, out-of-order, hardwarový generátor náhodných čísel |
| Oracle Corporation SPARC T5 | 2013 | 16 | Multithreading, vícejádrový, 8 jemnozrnných vláken na jádro, z nichž 2 lze provádět současně, obousměrně simultánní multithreading, 16 jader na čip, mimo pořadí, 16cestná asociativní sdílená mezipaměť L3 8 MB, hardwarově podporovaná kryptografická akcelerace, jednotka zpracování proudu, provádění mimo pořadí, funkce RAS, 16 kryptografie jednotky na čip, hardwarový generátor náhodných čísel |
| Oracle SPARC M5 | 16 | Vícevláknové, vícejádrové, 8 jemnozrnných vláken na jádro, z nichž lze 2 provádět současně, obousměrně simultánní multithreading, 6 jader na čip, mimo pořadí, 48 MB mezipaměti L3, provádění mimo pořadí, funkce RAS, jednotka zpracování proudu, hardwarově podporovaná kryptografická akcelerace, 6 kryptografických jednotek na čip, generátor náhodných čísel hardwaru | |
| Fujitsu SPARC64 X | Vícevláknové, vícejádrové, obousměrné simultánní vícevláknové zpracování, 16 jader na čip, mimo pořadí, mezipaměť L2 24 MB, mimo pořadí, funkce RAS | ||
| Představivost Technologies MIPS bojovník | |||
| VIA C7 | 2005 | Provedení v pořadí | |
| VIA Nano (Izaiáš) | 2008 | Superskalární provádění mimo pořadí, predikce větví, 7 prováděcích jednotek | |
| WinChip | 1997 | 4 | Provedení v pořadí |
Viz také
Reference
- ^ Podle datového listu AMDs K5. Design obsahuje mnoho nápadů a funkčních částí AMD Am29000 32bitový design mikroprocesoru RISC.
- ^ Podle datového listu AMDs K6. Návrh je založen na NexGen's Nx686 a proto není přímým nástupcem modelu K5.
- ^ „Výrobky, které navrhujeme“. amd.com. Citováno 19. ledna 2014.
- ^ A b „wp-content / uploads / 2013/07 / AMD-Steamroller-vs-Bulldozer“. cdn3.wccftech.com. Citováno 19. ledna 2014.
- ^ „Cyrix 5x86 („ M1sc “)“. pcguide.com. Citováno 19. ledna 2014.
- ^ A b „Computer Science 246: Computer Architecture“ (PDF). Harvardská Univerzita. Archivovány od originál (PDF) dne 24. prosince 2013. Citováno 23. prosince 2013.
P6 potrubí
- ^ Příručka pro vývojáře hardwaru procesoru Intel Itanium 2. p. 14. http://www.intel.com/design/itanium2/manuals/25110901.pdf (2002) Citováno 28. listopadu 2011
- ^ „Řada vícejádrových procesorů SPARC64: Fujitsu Global“. fujitsu.com. Citováno 19. ledna 2014.
