SuperSPARC - SuperSPARC

SuperSPARC
KL TI SuperSPARC.jpg
Mikroprocesor SuperSPARC
Obecná informace
Spuštěno1992
Přerušeno1995
NavrhlSun Microsystems
Výkon
Max. procesor rychlost hodin33 MHz až 90 MHz
Architektura a klasifikace
Sada instrukcíSPARC V8
Fyzické specifikace
Jádra
  • 1

The SuperSPARC je mikroprocesor který implementuje SPARC V8 architektura sady instrukcí (ISA) vyvinutý společností Sun Microsystems. Verze 33 a 40 MHz byly představeny v roce 1992. SuperSPARC obsahoval 3,1 milionu tranzistorů. Bylo to vyrobeno Texas Instruments (TI) v Miho v Japonsku v 0,8 mikrometru triple metalu[1] BiCMOS proces.[2]

Existovaly dva deriváty SuperSPARC: SuperSPARC + a SuperSPARC-II. SuperSPARC + byl vyvinut k nápravě některých konstrukčních nedostatků, které omezovaly taktovací frekvenci SuperSPARC a tím i výkon. SuperSPARC-II, představený v roce 1994, byl hlavní revizí s vylepšeními, které umožnily mikroprocesoru dosáhnout 85 MHz v desktopových systémech a 90 MHz v silněji chlazeném SPARCserver-1000E.

SuperSPARC-II byl v roce 1995 nahrazen 64bitovým UltraSPARC, implementace 64-bit SPARC V9 JE.


Modely

SuperSPARC (Viking)

    • SM20: 1 CPU, bez L2-Cache, 33 MHz, Bus: 33 MHz
    • SM21: 1 CPU, 1 MB L2-Cache, 33 MHz, Bus: 33 MHz (funguje pouze v časných systémech SPARCserver-2000)
    • SM30: 1 CPU, bez L2-Cache, 36 MHz, Bus: 36 MHz
    • SM40: 1 CPU, bez L2-Cache, 40 MHz, Bus: 40 MHz
    • SM41: 1 CPU, 1 MB L2-Cache, 40,3 MHz, sběrnice: 40 MHz
    • SM50: 1 CPU, bez L2-Cache, 50 MHz, Bus: 50 MHz
    • SM51: 1 CPU, 1 MB L2-Cache, 50 MHz, sběrnice: 40 MHz
    • SM51-2: 1 CPU, 2 MB L2-Cache, 50 MHz, Bus: 40 MHz
    • SM52: 2 CPU, 1 MB L2-Cache, 45 MHz, sběrnice: 40 MHz
    • SM52X: 2 CPU, 1 MB L2-Cache, 50 MHz, sběrnice: 40 MHz
    • SM61: 1 CPU, 1 MB L2-Cache, 60 MHz, sběrnice: 50/55 MHz
    • SM61-2: 1 CPU, 2 MB L2-Cache, 60 MHz, Bus: 50/55 MHz

SuperSPARC II (Voyager)

    • SM71: 1 CPU, 1 MB L2-Cache, 75 MHz, sběrnice: 50 MHz
    • SM81: 1 CPU, 1 MB L2-Cache, 85 MHz, sběrnice: 50 MHz
    • SM81-2: 1 CPU, 2 MB L2-Cache, 85 MHz, Bus: 50/55 MHz
    • SM91-2: 1 CPU, 2 MB L2-Cache, 90 MHz, sběrnice: 50 MHz


  • Die fotografie

  • TI SuperSPARC I

  • Sun SuperSPARC II

Reference

  1. ^ Informační list mikroprocesoru SuperSPARC
  2. ^ Funkce testovatelnosti mikroprocesoru SuperSPARC. Slunce 1993
  • "TI SuperSPARC pro Sun Station 3 ve výrobě". (11. května 1992). Elektronické zprávy.
  • DeTar, Jim (10. října 1994). "Sun nastavuje SuperSPARC-II jako most UltraSPARC V9". Elektronické zprávy.