ARM Cortex-A72 - ARM Cortex-A72
| Obecná informace | |
|---|---|
| Spuštěno | 2016 |
| Navrhl | ARM Holdings |
| Mezipaměti | |
| L1 mezipaměti | 80 KiB (48 KiB I-cache s paritou, 32 KiB D-cache s ECC) na jádro |
| Mezipaměť L2 | 512 KiB až 4MiB |
| Mezipaměť L3 | Žádný |
| Architektura a klasifikace | |
| Min. velikost funkce | 16 nm |
| Mikroarchitektura | ARMv8-A |
| Fyzické specifikace | |
| Jádra |
|
| Produkty, modely, varianty | |
| Název (názvy) kódu produktu |
|
| Dějiny | |
| Předchůdce | ARM Cortex-A57 |
| Nástupce | ARM Cortex-A73 |
The ARM Cortex-A72 je mikroarchitektura provádění ARMv8-A 64-bit instrukční sada navrhl ARM Holdings ' Austin designové centrum. Cortex-A72 je třícestný dekódování mimo provoz superskalární potrubí.[1] Je k dispozici jako SIP jádro držitelům licence a jeho design je vhodný pro integraci s jinými jádry SIP (např. GPU, řadič displeje, DSP, obrazový procesor atd.) do jednoho zemřít představující a systém na čipu (SoC). Cortex-A72 byl oznámen v roce 2015, aby sloužil jako nástupce Cortex-A57, a byl navržen tak, aby používal o 20% méně energie nebo nabízel o 90% vyšší výkon.[2][3]
Přehled
- Pipeline procesor s hluboce mimo provoz, spekulativní problém 3cestný superskalární realizační potrubí
- DSP a NEON SIMD rozšíření jsou povinná na jádro
- VFPv4 Integrovaná jednotka s plovoucí desetinnou čárkou (na jádro)
- Virtualizace hardwaru Podpěra, podpora
- Palec-2 kódování instrukční sady zmenšuje velikost 32bitových programů s malým dopadem na výkon.
- TrustZone rozšíření zabezpečení
- Program Trace Macrocell a CoreSight Design Kit pro nenápadné sledování provádění instrukcí
- 32 KiB dat (2-way set-asociativní) + 48 KiB instrukce (3-way set-asociativní) L1 cache na jádro
- Integrovaný řadič mezipaměti s nízkou latencí (16cestný set-asociativní), 512 kB až 4 MB konfigurovatelná velikost na klastr
- 48stupňová plně asociativní vyrovnávací paměť překladu instrukcí L1 (TLB) s nativní podporou pro velikosti stránky 4 KiB, 64 KiB a 1 MB
- 32stupňový plně asociativní datový TLB L1 s nativní podporou pro velikosti stránek 4 KiB, 64 KiB a 1 MB
- Čtyřcestná asociativní sada 1024 vstupů sjednocené L2 TLB na jádro, podporuje hit-under-miss
- Sofistikovaný algoritmus predikce větví, který výrazně zvyšuje výkon a snižuje energii z chybných předpovědí a spekulací
- Časná značka IC - 3cestná mezipaměť L1 při přímo mapovaném výkonu *
- Regionální značení TLB a μBTB
- Optimalizace malých větví a cílů
- Potlačení nadbytečných větvových predikčních přístupů
Bramborové hranolky
- Broadcom BCM2711 (použitý v Raspberry Pi 4[4])
- Snapdragon 650, 652 a 653
- NXP i.MX8, Layerscape LS1046, LS2088, LX2160, LS1028
- Texas Instruments Rodina automobilových a průmyslových procesorů SoC řady Jacinto 7.
Viz také
Reference
- ^ A b „Procesor Cortex-A72“. ARM Holdings. Citováno 2014-02-02.
- ^ Frumusanu, Andrej (3. února 2015). „ARM oznamuje Cortex-A72, CCI-500 a Mali-T880“. Anandtech. Citováno 29. března 2017.
- ^ Frumusanu, Andrej (23. dubna 2015). „ARM odhaluje podrobnosti architektury Cortex-A72“. Anandtech. Citováno 29. března 2017.
- ^ „Raspberry Pi 4 v prodeji od 35 $“. Raspberry Pi. 2019-06-24. Citováno 2019-06-24.