Krájení bitů - Bit slicing

Tento článek je o procesor stavební technika. Pro krájení bitů jako oddělení bitové roviny používané v počítačové grafice a zpracování obrazu, viz bitová rovina.
Bitové šířky počítačové architektury
Bit
aplikace
Binární s plovoucí desetinnou čárkou přesnost
Desetinná plovoucí desetinná čárka přesnost

Krájení bitů je technika pro konstrukci a procesor z modulů procesorů menší bitové šířky za účelem zvýšení délky slova; teoreticky vytvořit libovolný n-bitový CPU. Každý z těchto komponentních modulů zpracovává jeden bitové pole nebo "plátek" z operand. Seskupené komponenty zpracování by pak měly schopnost zpracovat vybraný plný délka slova konkrétního softwarového designu.

Krájení bitů víceméně vymřelo kvůli příchodu mikroprocesor. V poslední době se používá v ALU pro kvantové počítače, a byl používán jako softwarová technika (např. v x86 CPU, pro kryptografie.[1])

Provozní podrobnosti

Procesory bitových řezů obvykle obsahují aritmetická logická jednotka (ALU) z 1, 2, 4, 8 nebo 16 bity a řídicí vedení (včetně nést nebo přetékat signály, které jsou interní v procesoru bez bitů procesor vzory).

Například dva 4bitové ALU čipy mohou být uspořádány vedle sebe, s řídicími linkami mezi nimi, aby vytvořily 8bitovou ALU (výsledkem nemusí být síla dvou, např. Tři 1bitové mohou vytvořit 3bitovou ALU ,[2] tedy 3-bitový (nebo n-bitový) CPU, zatímco 3-bitový nebo jakýkoli CPU s vyšším lichým počtem bitů nebyl vyroben a prodán v objemu). K vytvoření 16bitové ALU lze použít čtyři 4bitové ALU čipy. Sestavení 32bitového slova ALU by vyžadovalo osm čipů. Návrhář mohl přidat tolik řezů, kolik je potřeba k manipulaci s delšími délkami slov.

A mikrosekvencer nebo ovládání ROM by bylo použito k provedení logiky k poskytování dat a řídicích signálů k regulaci funkce ALU komponent.

Známé mikroprocesory s bitovým řezem:

Historická nutnost

Krájení bitů, i když se tomu v té době ještě nehovořilo, se dříve používalo také v počítačích rozsáhlé integrované obvody (LSI, předchůdce dnešního VLSI, nebo velmi rozsáhlé integrační obvody). První stroj na krájení kousků byl EDSAC 2, postavený na Matematická laboratoř University of Cambridge v letech 1956–1958.[Citace je zapotřebí ]

Před polovinou sedmdesátých a koncem osmdesátých let probíhala debata o tom, jak velká šířka sběrnice je v daném počítačovém systému nutná, aby fungoval. Technologie a součásti křemíkových čipů byly mnohem dražší než dnes. Bylo vidět použití více, jednodušších, a tedy méně nákladných ALU[kým? ] jako způsob, jak zvýšit výpočetní výkon nákladově efektivním způsobem. Zatímco 32-bit v té době se diskutovalo o mikroprocesorech architektury,[kým? ] málo jich bylo ve výrobě.[Citace je zapotřebí ]

The UNIVAC 1100 řada sálových počítačů (jedna z nejstarších sérií pocházejících z padesátých let) má a 36-bit architektura a 1100/60 zavedené v roce 1979 používaly devět Motorola MC10800 4bitová ALU[12] čipy k implementaci potřebné šířky slova při použití moderních integrovaných obvodů.[13]

V té době byly 16bitové procesory běžné, ale drahé a 8bitové procesory, jako například Z80 byly široce používány na rodícím se trhu domácích počítačů.

Kombinace komponent k výrobě produktů bitových řezů umožnila inženýrům a studentům vytvářet výkonnější a složitější počítače za rozumnější cenu s využitím běžně dostupných komponent, které lze konfigurovat na zakázku. Složitost vytváření nové počítačové architektury byla značně snížena, když již byly uvedeny podrobnosti ALU (a odladěn ).

Hlavní výhodou bylo, že bitové krájení umožnilo ekonomicky použít v menších procesorech bipolární tranzistory,[Citace je zapotřebí ] které se přepínají mnohem rychleji než NMOS nebo CMOS tranzistory.[Citace je zapotřebí ] To umožnilo mnohem vyšší rychlost hodin, kde byla potřeba rychlost; například DSP funkce nebo maticová transformace, nebo jako v Xerox Alto, kombinace flexibility a rychlosti, než to dokázaly diskrétní CPU dodat.

Moderní využití

Použití softwaru na hardwaru bez bitových řezů

V novějších dobách pojem bitové řezání znovu vytvořil Matthew Kwan[14] odkazovat na techniku ​​použití CPU pro všeobecné účely k implementaci více paralelních jednoduchých virtuální stroje pomocí obecných logických pokynů k provedení Jedna instrukce více dat (SIMD) operace. Tato technika je také známá jako SIMD v rámci registru (SWAR).

To bylo původně v odkazu na papír Eli Biham z roku 1997 Rychlá nová implementace DES v softwaru,[15] který dosáhl významného zvýšení výkonu DES pomocí této metody.

Bitové plátky kvantových počítačů

Zjednodušit strukturu obvodů a snížit náklady na hardware kvantové počítače (navrhuje se spustit Sada instrukcí MIPS32 ) 50 GHz supravodivé „Byla předvedena 4bitová aritmetická logická jednotka s bitovým řezem (ALU) pro 32bitové rychlé kvantové mikroprocesory s jedním tokem.“[16]

Viz také

Reference

  1. ^ Benadjila, Ryad; Guo, Jian; Lomné, Victor; Peyrin, Thomas (2014-03-21) [2013-07-15]. „Implementace odlehčených blokových šifer na architekturách x86“. Archiv kryptologie. Zpráva 2013/445. Archivováno od originálu 2017-08-17. Citováno 2019-12-28.
  2. ^ „Jak vytvořit 1bitovou ALU“. www.cs.umd.edu. Archivovány od originál dne 8. 5. 2017. […] Zde je návod, jak byste dali tři 1bitové ALU k vytvoření 3bitového ALU […]
  3. ^ „3002 - Muzeum CPU Shack“. cpushack.com. Citováno 2017-11-05.
  4. ^ „Technologické vedení - bipolární mikroprocesor“ (PDF). Signetics. S2,95. Archivovány od originál (PDF) dne 12.02.2011. Citováno 2017-05-21.
  5. ^ „IMP-4 - National Semiconductor“. en.wikichop.org. Citováno 2017-11-05.
  6. ^ A b C d E Klar, Rainer (1989) [01.01.1988]. „5.2 Der Mikroprozessor, ein Universal-Rechenautomat“. Digitale Rechenautomaten - Eine Einführung in die Struktur von Computerhardware [Digitální počítače - Úvod do struktury počítačového hardwaru]. Sammlung Göschen (v němčině). 2050 (4. přepracované vydání). Berlín, Německo: Walter de Gruyter & Co. p. 198. ISBN  3-11011700-2. (320 stránek)
  7. ^ „6701 - Muzeum CPU Shack“. cpushack.com. Citováno 2017-11-05.
  8. ^ „5700/6700 - Monolithic Memories“. en.wikichip.org. Citováno 2017-11-05.
  9. ^ "Soubor: MMI 5701-6701 MCU (srpen 1974) .pdf" (PDF). en.wikichip.org. Citováno 2017-11-05.
  10. ^ „Archivovaná kopie“ (PDF). Archivovány od originál (PDF) dne 11.02.2011. Citováno 2017-05-21.CS1 maint: archivovaná kopie jako titul (odkaz)
  11. ^ „SN74S481“. Muzeum CPU Shack. Citováno 2017-11-05.
  12. ^ A b Mueller, Dieter (2012). „MC10800“. 6502.org. Archivováno z původního dne 2018-07-18. Citováno 2017-11-05.
  13. ^ „Počítače Sperry Univac 1100/60 System“ (PDF). Delran, NJ, USA: Datapro Research Corporation. Leden 1983. 70C-877-12. Archivovány od originál (PDF) dne 06.06.2016. Citováno 2016-01-28.
  14. ^ „Bitslice DES“. darkside.com.au. Citováno 2017-11-05.
  15. ^ Biham, Eli (1997). „Rychlá nová implementace DES v softwaru“. cs.technion.ac.il. Citováno 2017-11-05.
  16. ^ Tang, Guang-Ming; Takata, Kensuke; Tanaka, Masamitsu; Fujimaki, Akira; Takagi, Kazuyoshi; Takagi, Naofumi (leden 2016) [2015-12-09]. "4-bitová bitová řezová aritmetická logická jednotka pro 32bitové mikroprocesory RSFQ". Transakce IEEE na aplikovanou supravodivost. 26 (1): 2507125. Bibcode:2016ITAS ... 2607125T. doi:10.1109 / TASC.2015.2507125. 1300106. […] Byla předvedena 4bitová aritmetická logická jednotka s bitovým řezem (ALU) pro 32bitové rychlé kvantové mikroprocesory s jedním tokem. Navrhovaná ALU pokrývá všechny operace ALU pro instrukční sadu MIPS32. […] Skládá se z 3481 Josephson křižovatky o ploše 3,09 × 1,66 mm2. Dosáhl cílové frekvence 50 GHz a latence 524 ps pro 32bitový provoz, při návrhu DC zkreslení napětí 2,5 mV […] Byla vyvinuta a vyrobena další 8bitová paralelní ALU s cílovou frekvencí zpracování 30 GHz […] Pro dosažení srovnatelného výkonu s CMOS paralelními mikroprocesory pracujícími na 2–3 GHz, zpracování bitového řezu 4-bit by mělo být prováděno s hodinovou frekvencí několika desítek gigahertzů. Několik bit-sériových aritmetických obvodů bylo úspěšně předvedeno s vysokorychlostními hodinami nad 50 GHz […]

externí odkazy