POWER4 - POWER4
 | Tento článek obsahuje seznam obecných Reference, ale zůstává z velké části neověřený, protože postrádá dostatečné odpovídající vložené citace. (Březen 2014) (Zjistěte, jak a kdy odstranit tuto zprávu šablony) |
| Obecná informace | |
|---|---|
| Spuštěno | 2001 |
| Navrhl | IBM |
| Výkon | |
| Max. procesor rychlost hodin | 1,1 GHz až 1,9 GHz |
| Mezipaměti | |
| L1 mezipaměti | 64 + 32 kB / jádro |
| Mezipaměť L2 | 1,41 MB / čip |
| Mezipaměť L3 | 32 MB mimo čip |
| Architektura a klasifikace | |
| Min. velikost funkce | 180 nm až 130 nm |
| Sada instrukcí | PowerPC (PowerPC v.2.00 / 01) |
| Fyzické specifikace | |
| Jádra |
|
| Dějiny | |
| Předchůdce | POWER3, RS64 |
| Nástupce | SÍLA5 |
| NAPÁJENÍ, PowerPC, a Napájení ISA architektury |
|---|
| NXP (dříve Freescale a Motorola) |
| IBM |
| IBM / Nintendo |
| jiný |
| Související odkazy |
| Zrušeno šedě, historický kurzívou |
The POWER4 je mikroprocesor vyvinutý uživatelem Mezinárodní obchodní stroje (IBM), která implementovala 64-bit PowerPC a PowerPC AS architektury instrukční sady. Vydáno v roce 2001, POWER4 následoval POWER3 a RS64 mikroprocesory a byl použit v RS / 6000 a AS / 400 počítače, ukončující samostatný vývoj mikroprocesorů PowerPC pro AS / 400. POWER4 byl a vícejádrový mikroprocesor, se dvěma jádry na jedné matrici, první nevložený mikroprocesor.[1] POWER4 Chip byl první komerčně dostupný multiprocesorový čip.[2] Původní POWER4 měl takty 1,1 a 1,3 GHz, zatímco vylepšená verze, POWER4 +, dosáhla taktu 1,9 GHz. The PowerPC 970 je derivátem POWER4.
Funkční rozložení
POWER4 má jednotnou mezipaměť L2, rozdělenou na tři stejné části. Každý z nich má svůj vlastní nezávislý řadič L2, který může napájet 32 bajtů dat za cyklus.[je zapotřebí objasnění ] Jednotka CIU (Core Interface Unit) připojuje každý řadič L2 k datové mezipaměti nebo mezipaměti instrukcí v jednom ze dvou procesorů. Jednotka bez mezipaměti (NC) je zodpovědná za zpracování funkcí serializace instrukcí a provádění všech operací bez mezipaměti v topologii úložiště. K dispozici je řadič mezipaměti L3, ale skutečná paměť je mimo čip. Řadič sběrnice GX řídí komunikaci I / O zařízení a existují dvě 4bajtové sběrnice GX, jedna příchozí a druhá odchozí. Fabric Controller je hlavní řadič pro síť sběrnic, který řídí komunikaci pro oba řadiče L1 / L2, komunikaci mezi čipy POWER4 {4-way, 8-way, 16-way, 32-way} a POWER4 MCM. Je k dispozici trasování a ladění, které se používá pro sběr dat při prvním selhání. K dispozici je také funkce Built In Self Test (BIST) a jednotka sledování výkonu (PMU). Reset při zapnutí (POR) je podporován.
Exekuční jednotky
POWER4 implementuje a superskalární mikroarchitektura vysokofrekvenční spekulativní provedení mimo objednávku pomocí osmi nezávislých popravních jednotek. Jsou to: dvě jednotky s plovoucí desetinnou čárkou (FP1-2), dvě jednotky pro ukládání zátěže (LD1-2), dvě jednotky s pevnou řádovou čárkou (FX1-2), pobočková jednotka (BR) a jednotka podmíněného registru ( ČR). Tyto prováděcí jednotky mohou dokončit až osm operací za hodinu (bez jednotek BR a CR):
- každá jednotka s plovoucí desetinnou čárkou může dokončit jednu fúzované násobení – přidání za hodiny (dvě operace),
- každá jednotka pro ukládání zátěže může dokončit jednu instrukci na hodiny,
- každá jednotka s pevným bodem může dokončit jednu instrukci na hodiny.
Fáze potrubí jsou:
- Předpověď větve
- Načtení instrukce
- Dekódování, crackování a formování skupin
- Skupinový dispečink a vydání pokynu
- Provoz jednotky zatížení – uložení
- Načíst Hit Store
- Store Hit Load
- Načíst Načíst Načíst
- Potrubí provádění instrukcí
Konfigurace více čipů
POWER4 také přišel v konfiguraci pomocí a vícečipový modul (MCM) obsahující čtyři raznice POWER4 v jednom balíčku, s až 128 MB sdílené mezipaměti L3 ECC na MCM.
Parametrics
| Taktovací frekvence GHz | 1,3 GHz | |
|---|---|---|
| Napájení | 115 W. | 1,5 V @ 1,1 GHz |
| Tranzistory | 174 milionů | |
| Gate L. | 90 nm | |
| Oxid brány | 2,3 nm | |
| Kovová vrstva | hřiště | tloušťka |
| M1 | 500 nm | 310 nm |
| M2 | 630 nm | 310 nm |
| M3-M5 | 630 nm | 420 nm |
| M6 (MQ) | 1260 nm | 920 nm |
| M7 (LM) | 1260 nm | 920 nm |
| Dielektrický | ~4.2 | |
| Vdd | 1,6 V |
POWER4 +
POWER4 +, vydaný v roce 2003, byla vylepšenou verzí POWER4, která běžela až na 1,9 GHz.[3] Obsahoval 184 milionů tranzistorů, měřeno 267 mm2, a byl vyroben v 0,13 um SOI CMOS procesu s osmi vrstvami měděného propojení.
Viz také
Poznámky
- ^ „Serverové procesory IBM: RS64 a VÝKON“. Muzeum CPU Shack. 2011-01-24. Citováno 2015-04-17.
- ^ William Stallings, Počítačová organizace a architektura, Sedmé vydání, -pp 44
- ^ „IBM POWER Roadmap“ (PDF). Speleotrove. IBM. 2006. s. 2. Citováno 6. března 2018.
Reference
- Msgstr "Power4 se zaměřuje na šířku pásma paměti". (6. října 1999). Zpráva mikroprocesoru.
- "Odhalení Power4 od IBM pokračuje". (20. listopadu 2000). Zpráva mikroprocesoru.
- "Mikroarchitektura systému POWER4" (PDF). IBM. Archivovány od originál (PDF) dne 7. 11. 2013. Citováno 2012-06-07.
- J. M. Tendler; J. S. Dodson; J. S. Fields, Jr.; H. Le & B. Sinharoy (2002). „Mikroarchitektura systému POWER4“. IBM Journal of Research and Development. 46 (1): 5–26. doi:10,1147 / kolo 461 0005. ISSN 0018-8646. Citováno 2006-07-21.
- J. D. Warnock; J. M. Keaty; J. Petrovick; J. G. Clabes; C. J. Kircher; B. L. Krauter; P. J. Restle; B. A. Zoric a C. J. Anderson (2002). „Obvod a fyzický design mikroprocesoru POWER4“. IBM Journal of Research and Development. 46 (1): 27–52. doi:10.1147 / kolo 461,0027. ISSN 0018-8646. Citováno 2006-07-21.