Kombinovaná logika - Combinational logic


v teorie automatů, kombinační logika (někdy označované také jako časově nezávislá logika[1]) je typ digitální logika který je implementován Booleovské obvody, kde je výstup a čistá funkce pouze současného vstupu. To je v rozporu s sekvenční logika, ve kterém výstup závisí nejen na současném vstupu, ale také na jeho historii. Jinými slovy, sekvenční logika má Paměť zatímco kombinační logika ne.
Kombinovaná logika se používá v počítač obvodů Booleova algebra na vstupních signálech a na uložených datech. Praktické počítačové obvody obvykle obsahují kombinaci kombinační a sekvenční logiky. Například část souboru aritmetická logická jednotka nebo ALU, která provádí matematické výpočty, je konstruována pomocí kombinační logiky. Ostatní obvody používané v počítačích, jako např poloviční sčítače, plné přidávače, poloviční odečítače, plné odečítače, multiplexery, demultiplexory, kodéry a dekodéry jsou také vyrobeny pomocí kombinační logiky.
Praktický návrh kombinačních logických systémů může vyžadovat zvážení konečné doby potřebné k tomu, aby praktické logické prvky reagovaly na změny ve svých vstupech. Pokud je výstup výsledkem kombinace několika různých cest s různým počtem spínacích prvků, může výstup na okamžik změnit stav před usazením v konečném stavu, protože změny se šíří po různých cestách. [2]
Alternativní termín je kombinatorická logika. [3]
Zastoupení
Kombinační logika se používá k vytváření obvodů, které produkují určité výstupy z určitých vstupů. Konstrukce kombinační logiky se obvykle provádí pomocí jedné ze dvou metod: součet součinů nebo součin součtů. Zvažte následující pravdivostní tabulka :
A | B | C | Výsledek | Logický ekvivalent |
---|---|---|---|---|
F | F | F | F | |
F | F | T | F | |
F | T | F | F | |
F | T | T | F | |
T | F | F | T | |
T | F | T | F | |
T | T | F | F | |
T | T | T | T |
Použitím součtu produktů jsou sečteny všechny logické příkazy, které přinášejí skutečné výsledky, což dává výsledek:
Použitím Booleova algebra, výsledek se zjednoduší na následující ekvivalent tabulky pravdivosti:
Minimalizace logického vzorce
Minimalizace (zjednodušení) kombinačních logických vzorců se provádí pomocí následujících pravidel založených na zákony booleovské algebry:
S využitím minimalizace (někdy nazývané logická optimalizace ), lze dosáhnout zjednodušené logické funkce nebo obvodu a logiku kombinační obvod se zmenšuje a snáze analyzuje, používá nebo vytváří.
Viz také
- Sekvenční logika
- Asynchronní obvod
- Polní programovatelné hradlové pole
- Formální ověření
- Logika relé
- Programovatelný logický řadič
Reference
- ^ C. J. Savant, Jr.; Martin Roden; Gordon Carpenter. „Elektronický design: obvody a systémy“. 1991.ISBN 0-8053-0285-9str. 682
- ^ Douglas Lewin, Logický design spínacích obvodů, druhé vydání, Thomas Nelson and Sons, 1974, ISBN 017 771044 6, str. 162-163
- ^ Clive Maxfield. „FPGA: designy světové třídy“. str. 70. 2009. ISBN 1856176215
- Michael Predko a Myke Predko, Digitální elektronika demystifikována, McGraw-Hill, 2004. ISBN 0-07-144141-7
externí odkazy
- Výukový průvodce pro kombinovanou logiku a systémy D. Belton, R. Bigwood.