SÍLA5 - POWER5

MCM obsahující čtyři raznice POWER5 a čtyři 36 MB L3 mezipaměti. Měření 3,75 palce x 3,75 palce

Modul procesoru ze systému IBM i5 obsahující procesor POWER5 + DCM

2cestný procesor POWER5, chladič odstraněn (poškozená matrice procesoru)

8pásmové procesory MCM IBM POWER5 + a čipy mezipaměti.

8pásmové rozhraní MCM IBM POWER5 +.

IBM POWER5 + 8pásmový MCM boční pohled.

The SÍLA5 je mikroprocesor vyvinul a vyrobil IBM. Jedná se o vylepšenou verzi POWER4. Mezi hlavní vylepšení patří podpora pro simultánní multithreading (SMT) a on-die řadič paměti. POWER5 je a dvoujádrový mikroprocesor, přičemž každé jádro podporuje jeden fyzický vlákno a dvě logická vlákna, tedy celkem dvě fyzická vlákna a čtyři logická vlákna.

Dějiny

Technické podrobnosti mikroprocesoru byly poprvé představeny v roce 2003 Hot Chips konference. Podrobnější popis byl uveden na fóru Microprocessor Forum 2003 dne 14. října 2003. Model POWER5 nebyl prodáván otevřeně a byl používán výhradně společností IBM a jejich partnery. Systémy využívající mikroprocesor byly představeny v roce 2004. POWER5 soutěžil na trhu špičkových podnikových serverů, většinou proti Intel Itanium 2 a v menší míře Sun Microsystems UltraSPARC IV a Fujitsu SPARC64 V. V roce 2005 byl nahrazen vylepšenou iterací POWER5 +.

Popis

POWER5 je dalším vývojem POWER4. Přidání obousměrného multithreading vyžadoval duplikaci zpětného zásobníku, počítadlo programů, instrukční vyrovnávací paměť, jednotka pro dokončení skupiny a fronta úložiště, aby každé vlákno mohlo mít vlastní. Většina prostředků, jako jsou soubory registrů a prováděcí jednotky, je sdílena, i když každé vlákno vidí svou vlastní sadu registrů. POWER5 implementuje simultánní multithreading (SMT), kde jsou současně prováděna dvě vlákna. POWER5 může deaktivovat SMT pro optimalizaci pro aktuální pracovní zátěž.

Protože mnoho prostředků, jako jsou soubory registrů, je sdíleno dvěma vlákny, je v mnoha případech zvýšena jejich kapacita, aby se kompenzovala ztráta výkonu. Počet registrů s celočíselným a plovoucí desetinnou čárkou se zvýší na 120, z 80 celočíselných a 72 registrů s plovoucí desetinnou čárkou v POWER4. Mezipaměť instrukcí s plovoucí desetinnou čárkou se také zvýšila na kapacitu na 24 záznamů z 20. Kapacita sjednocené mezipaměti L2 byla zvýšena na 1,875 MB a set-asociativita na 10 cest. Sjednocená mezipaměť L3 byla přinesena na balíček, místo aby byla umístěna externě v samostatných čipech. Jeho kapacita byla zvýšena na 36 MB. Stejně jako POWER4 je mezipaměť sdílena dvěma jádry. Do mezipaměti se přistupuje prostřednictvím dvou jednosměrných 128bitových sběrnic pracujících na poloviční frekvenci jádra.

Řadič paměti on-die podporuje až 64 GB paměti DDR a DDR2 Paměť. Používá vysokofrekvenční sériové sběrnice ke komunikaci s externími vyrovnávacími paměťmi, které propojují rozhraní duální inline paměťové moduly (DIMM) do mikroprocesoru.

POWER5 obsahuje 276 milionů tranzistorů a má plochu 389 mm². Je vyroben společností IBM v 0,13 μm křemík na izolátoru (SOI) Komplementární polovodič oxidu kovu (CMOS) proces s osmi vrstvami měděné propojení. Kostka POWER5 je balena buď v modulu s dvojím čipem (DCM), nebo v vícečipový modul (MCM). DCM obsahuje jednu kostku POWER5 a přidruženou kostku mezipaměti L3. MCM obsahuje čtyři raznice POWER5 a čtyři matrice L3 cache, jedno pro každou raznici POWER5, a měří 95 mm na 95 mm.^[1][2]

Několik procesorů POWER5 ve špičkových systémech lze spojit dohromady, aby fungovaly jako jeden vektorový procesor technologií zvanou ViVA (Virtual Vector Architecture).

POWER5 +

POWER5 + je vylepšená iterace modelu POWER5 představeného 4. října 2005. Zlepšení byla původně nižší spotřeba energie díky novějšímu procesu, ve kterém byl vyroben. Čip POWER5 + používá proces výroby 90 nm. To mělo za následek zmenšení velikosti matrice z 389 mm² na 243 mm².

Taktovací frekvence se při startu nezvýšila a zůstala mezi 1,5 až 1,9 GHz. Dne 14. února 2006 nové verze zvýšily taktovací frekvenci na 2,2 GHz a poté na 2,3 GHz dne 25. července 2006.

POWER5 + byl zabalen ve stejných balíčcích jako předchozí mikroprocesory POWER5, ale byl také k dispozici v čtyřčipovém modulu (QCM) obsahujícím dvě raznice POWER5 + a dvě matrice L3 mezipaměti, jeden pro každý razník POWER5 +. Tyto čipy QCM běžely na hodinové frekvenci mezi 1,5 a 1,8 GHz.

Uživatelé

IBM používá DCM a MCM Mikroprocesory POWER5 ve svém Systém str a Systém i rodiny serverů DS8000 úložný server a jako zabudované mikroprocesory do svých špičkových tiskáren Infoprint. Mikroprocesory DCM POWER5 používá IBM ve své špičkové verzi IntelliStation POWER 285 pracovní stanice. Uživatelé mikroprocesorů POWER5 jsou třetími stranami Groupe Bull, na svých serverech Escala a Hitachi na svých počítačích SR11000 s až 128 mikroprocesory POWER5 +, které mají v roce 2007 několik instalací TOP500 seznam superpočítačů. IBM používá POWER5 + na svých serverech System p5 510Q, 520Q, 550Q a 560Q.^[3]

Poznámky

Viz také

• IBM System str
• Mikroprocesory IBM POWER
• PowerPC
• SÍLA6

Reference

• "IBM Preview Power5". (8. září 2003). Zpráva mikroprocesoru.
• Clabes, Joachim a kol. (2004). "Návrh a implementace mikroprocesoru POWER5". Sborník příspěvků z Mezinárodní konference polovodičových obvodů IEEE z roku 2004.
• Glaskowsky, Peter N. (14. října 2003). "IBM zvyšuje oponu na Power5". Zpráva mikroprocesoru.
• Kalla, Ron; Sinharoy, Balaram; Tendler, Joel M. (2004). „IBM Power5 Chip: Dvoujádrový vícevláknový procesor“. IEEE Micro.
• Krewell, Kevin (22. prosince 2003). "Power5 Tops on Bandwidth". Zpráva mikroprocesoru.
• Sinharoy, Balaram a kol. (2005). "Systémová mikroarchitektura POWER5". IBM Journal of Research and Development.
• Vance, Ashlee (4. října 2005). „IBM pumpuje Unixovou linku plnou Power5 +“. Registrace.

externí odkazy

• Dimenzování super těžkých vah, srovnání a analýza POWER5 a Montecito, která vysvětluje hlavní změny mezi POWER4 a POWER5 spolu s odhady výkonu
• Vysoce výkonné úložiště IBM Power5 + p5-575 Cluster 1600 a DDN S2A9550, Texas A&M University