C až HDL - C to HDL - Wikipedia

C až HDL nástroje převést Jazyk C. nebo C-jako počítačový kód do jazyk popisu hardwaru (HDL), jako je VHDL nebo Verilog. Převedený kód pak může být syntetizován a přeloženo do hardwarového zařízení, jako je a pole programovatelné brány. Ve srovnání s software, ekvivalentní vzory v Hardware spotřebovávají méně energie (výtěžek vyšší výkon na watt ) a spouštět rychleji s nižší latence, více rovnoběžnost a vyšší propustnost. Nicméně, návrh systému a funkční ověření v jazyce popisu hardwaru může být zdlouhavé a časově náročné, takže systémoví inženýři často píší kritické moduly v HDL a dalších moduly v jazyk na vysoké úrovni a syntetizovat je do HDL přes C do HDL nebo syntéza na vysoké úrovni nástroje.

C až RTL je jiný název pro tuto metodiku. RTL odkazuje na úroveň přenosu registru reprezentace programu nezbytného k jeho logické implementaci.

Dějiny

Časný vývoj na C až HDL provedli Ian Page, Charles Sweeney a jeho kolegové Oxfordská univerzita v 90. letech vyvinuli Handel-C Jazyk. Ony komercializován jejich výzkum vytvořením společnosti Embedded Solutions Limited (ESL) v roce 1999, která byla v září 2000 přejmenována na Celoxica. V roce 2008 byla oddělení vestavěných systémů společnosti Celoxica prodána společnosti Catalytic za 3 miliony dolarů a ta se později sloučila a stala se společností Agility Computing.^[1] V lednu 2009 Mentor Graphics získal aktiva Agility C syntézy.^[2] Celoxica pokračuje v obchodování se soustředěním na hardwarová akcelerace v finanční a další průmyslová odvětví.^[3]

Aplikace

Nejčastěji se používají techniky C až HDL aplikace které jsou nepřijatelně vysoké časy provedení na stávající všeobecné účely superpočítač architektury. Mezi příklady patří bioinformatika, výpočetní dynamika tekutin (CFD),^{[je zapotřebí objasnění ]} finanční zpracování a analýza dat z průzkumu ropy a zemního plynu. Vestavěné aplikace vyžadující vysoký výkon nebo reálný čas zpracování dat jsou také oblastí použití. Systém na čipu (SoC) design může také využívat výhod C až HDL technik.

Překladače C-to-VHDL jsou velmi užitečné pro velké návrhy nebo pro implementaci kódu, který se může v budoucnu změnit. Návrh velké aplikace zcela v HDL může být velmi obtížný a časově náročný; abstrakce jazyka vysoké úrovně pro tak velkou aplikaci často zkrátí celkovou dobu vývoje. Kromě toho bude aplikace kódovaná v HDL téměř jistě obtížněji upravitelná než aplikace kódovaná v jazyce vyšší úrovně. Pokud návrhář potřebuje do aplikace přidat nové funkce, přidání několika řádků kódu C bude téměř vždy snazší než remodelace ekvivalentního kódu HDL.

Tok do HDL nástroje mají podobný cíl, ale s tok spíše než design na bázi C.

Ukázkové nástroje

• Nohu nahoru Nástroj Open Source ANSI C na Verilog, založený na kompilátoru LLVM.
• Nohu nahoru Komerční varianta LegUp.
• VHDP Zjednodušené VHDL s podporou procedurálního programování.
• bambu (bezplatný a otevřený zdroj ANSI C pro Verilog založený na kompilátoru GCC) z Web PandA
• CBG CtoV Nástroj vyvinutý v letech 1995–99 DJem Greavesem (Univ Cambridge), který vytvořil instanci RAM a různé interpretace SystemC konstrukty a datové typy.
• Nástroj C-to-Verilog (NISC ) z University of California, Irvine
• ROCCC 2.0 (bezplatný a otevřený zdroj C na HDL nástroj) z Jacquard Computing Inc.
• Altium Designer 6.9 a 7.0 (aka léto 08) od Altium
• Nios II C-to-Hardware Acceleration Compiler z Altera
• Katapult C. nástroj od Mentor Graphics
• Syntetizátor z Systémy Forte Design
• SystemC z Celoxica (zaniklý)
• Handel-C z Celoxica (zaniklý)
• DIME-C z Nallatech
• Impulse C. z Impulse Accelerated Technologies
• FpgaC což je iniciativa otevřeného zdroje
• Programovací jazyk SA-C
• Kaskáda (syntetizátor C až RTL) z Kritická modrá
• Mitrion-C z Mitrionika
• Překladač C2R z Cebatech
• PICO Express od Synfora
• SPARK (od C do VHDL) z University of California, San Diego
• Hardware Compile Environment (HCE) z Accelize (dříve HARWEST Compiling Environment from Ylichron )
• Herkules (C / assembly-to-VHDL) tool
• VLSI / VHDL CAD Group Index užitečných nástrojů od Domovská stránka univerzity CWRU
• DWARV jako součást výzkumného projektu „Delft Work Bench“ a použitého v řetězci nástrojů „hArtes“
• MyHDL je kompilátor a simulátor podmnožiny Pythonu VHDL a Verilog ^[4]
• Trojzubec (C až VHDL) z trident.sourceforge.net
• Vsyn (C až Verilog, ruský projekt)^[5]
• Okamžité SoC podle FPGA jádra generuje SoC s RISC-V jádro, periferie a paměti přímo z C ++.

Viz také

• Porovnání softwaru EDA
• Automatizace elektronického designu (EDA)
• Syntéza na vysoké úrovni
• Překladač křemíku
• Hardwarová akcelerace

Reference

externí odkazy

• Dobrý článek v časopise Dr Dobbs Journal o ImpulseC.
• Přehled toků v Daresbury Labs.^{[trvalý mrtvý odkaz ]}
• Přehled hardwarové kompilace a jazyka Handel-C.
• Iniciativa ESL společnosti Xilinx, některé uvedené produkty a nástroje C až VHDL.
• Přehled kompilátoru C-hardware od společnosti Altium.
• Bílá kniha kompilátoru Altera Nios II C2H Acceleration Compiler.