Xputer - Xputer

The Xputer je design pro rekonfigurovatelný počítač, navržený počítačovým vědcem Reinerem Hartensteinem. Hartenstein používá různé výrazy k popisu různých inovací v designu, včetně config-ware, flow-ware, morph-ware a „anti-machine“.

Xputer představuje odklon od tradičního Von Neumann počítačová architektura, na hrubozrnný „soft Aritmetická logická jednotka (ALU) "architektura.[1] Rovnoběžnost je dosaženo konfigurovatelnými prvky známými jako překonfigurovatelná pole datových cest (rDPA), uspořádané do dvourozměrného pole ALU podobných jako KressArray.[1][2][3]

Architektura

Architektura Xputer je založená na datovém toku a je protějškem návod - von Neumannova počítačová architektura.

Architektura Xputer byla jednou z prvních hrubozrnných rekonfigurovatelných architektur,[2] a skládá se z rekonfigurovatelného pole datové cesty (rDPA) organizovaného jako dvourozměrné pole ALU (rDPU).[2] Šířka sběrnice mezi ALU byla 32bitová v první verzi Xputeru.[2]

ALU (také známé jako rDPU) se používají pro výpočet jedné matematické operace, jako je sčítání, odčítání nebo násobení, a lze je také použít čistě pro směrování.[2]

ALU jsou propojeny sítí přes tři typy připojení a tok dat podél těchto připojení je spravován jednotkou pro generování adres.[2]

  • Nejbližší soused (spojení mezi sousedními ALU)
  • Řádkové / sloupcové zpětné autobusy
  • Globální sběrnice (jediná globální sběrnice pro propojení mezi dalšími ALU)

Programy pro Xputer jsou psány v C jazyk a kompilován pro použití na Xputeru pomocí překladače CoDeX napsaného autorem.[2] Kompilátor CoDeX mapuje vhodné části programu C na strukturu rDPA Xputeru.[2] Zbytek programu se provádí v hostitelském systému, například a osobní počítač.

rDPA

A překonfigurovatelné pole datové cesty (rDPA) je a polovodič zařízení obsahující rekonfigurovatelné jednotky datových cest a programovatelná propojení, poprvé navržené Rainerem Kressem v roce 1993, na University of Kaiserslautern.

Namísto FPGA (polní programovatelná hradlová pole ) mají jednobitové konfigurovatelné logické bloky (CLB), rDPA mají více bitů široké (například 32bitovou šířku cesty) rekonfigurovatelné jednotky datové cesty (rDPU).

Každou rDPU lze nakonfigurovat tak, aby vykonávala samostatnou funkci. Tyto rDPU a propojení lze naprogramovat po výrobním procesu zákazníkem / designérem (odtud termín „rekonfigurovatelný“), takže rDPA může provádět jakýkoli složitý výpočet, který je potřeba. Protože rDPU jsou široké několik bitů (například 32 bitů), mluvíme o hrubozrnné rekonfigurovatelnosti - na rozdíl od FPGA s jednobitovými širokými konfigurovatelnými logickými bloky, nazývanými jemně získané rekonfigurovatelné.

rDPA jsou strukturálně programovány z „config-ware“ zdrojový kód, zkompilovaný do potrubních sítí, které mají být mapovány na rDPA. rDPA nejsou řízeny tokem instrukcí a nemají žádné načítání instrukcí za běhu. rDPU nemají programové počítadlo.[4]

Reference

  1. ^ A b Polní programovatelná logika: architektury, syntéza a aplikace, Reiner W. Hartenstein, Springer Science & Business Media, 24. srpna 1994
  2. ^ A b C d E F G h Techniky kompilace pro rekonfigurovatelné architektury „Springer Science & Business Media, 2. dubna 2011
  3. ^ Navrhování vestavěných procesorů: Perspektiva s nízkou spotřebou, Springer Science & Business Media, 27. července 2007
  4. ^ Překonfigurovatelný návrh a ověření systému, CRC Press, 17. února 2009