VHDL-AMS - VHDL-AMS

VHDL-AMS je derivát jazyk popisu hardwaru VHDL (IEEE standard 1076-1993). Zahrnuje rozšíření analogových a smíšených signálů (AMS) za účelem definování chování systémů analogových a smíšených signálů (IEEE 1076.1-1999).

Standard VHDL-AMS byl vytvořen s úmyslem umožnit konstruktérům analogových a smíšených signálních systémů a integrovaných obvodů vytvářet a používat moduly, které zapouzdřují popisy chování na vysoké úrovni i strukturální popisy systémů a komponent.[1]

VHDL-AMS je průmyslový standardní modelovací jazyk pro obvody smíšeného signálu. Poskytuje sémantiku modelování spojitého času i událostmi a je vhodný pro analogové, digitální a smíšené analogové / digitální obvody. Je zvláště vhodný pro ověřování velmi složitých analogových, smíšených signálů a rádiová frekvence integrované obvody.

Příklad kódu

Ve VHDL-AMS se návrh skládá minimálně z subjekt který popisuje rozhraní a architektura který obsahuje skutečnou implementaci. Většina návrhů navíc importuje moduly knihovny. Některé designy také obsahují více architektur a konfigurace.

Jednoduchý ideál dioda ve VHDL-AMS by vypadalo asi takto:

knihovna IEEE;použití IEEE.math_real.Všechno;použití IEEE.electrical_systems.Všechno;- toto je entitasubjekt DIODE je   obecný (je : aktuální := 1.0E-14;              af  : nemovitý    := 1.0;                  kf  : nemovitý    := 0.0);        přístav (terminál anoda, katoda : elektrický);      konec subjekt DIODE;architektura IDEÁL z DIODE je  Množství proti přes i přes anoda na katoda;  konstantní vt : Napětí := 0.0258;     začít  i == je * (exp(proti/vt) - 1.0);konec architektura IDEÁL;

Simulátory VHDL-AMS

Reference

  1. ^ Christen E., Bakalar K., „VHDL-AMS - jazyk popisu hardwaru pro aplikace analogových a smíšených signálů“, Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on [viz také Circuits and Systems II: Express Briefs , IEEE Transactions on] Svazek 46, vydání 10, říjen 1999, str. 1263 - 1272.

Viz také