PowerPC e200 - PowerPC e200
![]() | Tento článek obsahuje seznam obecných Reference, ale zůstává z velké části neověřený, protože postrádá dostatečné odpovídající vložené citace.Březen 2019) (Zjistěte, jak a kdy odstranit tuto zprávu šablony) ( |
NAPÁJENÍ, PowerPC, a Napájení ISA architektury |
---|
NXP (dříve Freescale a Motorola) |
IBM |
IBM / Nintendo |
jiný |
Související odkazy |
Zrušeno šedě, historický kurzívou |
The PowerPC e200 je rodina 32-bit Napájení ISA mikroprocesor jádra vyvinutá Freescale pro primární použití v automobilový průmysl a průmyslové řídicí systémy. Jádra jsou navržena tak, aby tvořila procesor část v systém na čipu (SoC) s rychlostí až 600 MHz, takže jsou ideální pro vestavěné aplikace.
Jádro e200 je vyvinuto z MPC5xx rodinné procesory, které jsou zase odvozeny od jádra MPC8xx v systému Windows PowerQUICC SoC procesory. e200 dodržuje Power ISA v.2.03 stejně jako předchozí Kniha E Specifikace. Všechny mikroprocesory založené na jádře e200 jsou pojmenovány v MPC55xx a schéma MPC56xx / JPC56x, nezaměňovat s MPC52xx procesory, která je založena na PowerPC e300 jádro.
V dubnu 2007 Freescale a IPextreme otevřely jádra e200 pro licencování pro další výrobce.[1]
Continental AG a Freescale vyvíjejí SPACE, tříjádrový procesor na bázi e200 určený pro elektronické brzdové systémy v automobilech.[2]
STMicroelectronics a Freescale společně vyvinuli mikrokontroléry pro automobilový průmysl aplikace založené na e200 v MPC56xx / SPC56x rodina.
Jádra
Rodina e200 se skládá ze šesti jader, od jednoduchých low-end až po komplexní high-end v přírodě.
e200z0
Nejjednodušší jádro, e200z0, obsahuje v pořádku, čtyři fáze potrubí. Nemá MMU, žádná mezipaměť, a ne FPU. Využívá část Power ISA s proměnnou délkou bitů (VLE), která využívá 16bitové verze jinak standardního 32bitového PowerPC Book E ISA, čímž snižuje stopu kódu až o 30%. Má jediný 32bitový AMBA Rozhraní sběrnice 2.0v6. Jednotka načtení / uložení je zřetězena, má latenci zátěže v jednom cyklu a podporuje propustnost jedné operace načítání nebo ukládání na cyklus.
E200z0 se používá v MPC5510 jako volitelný koprocesor vedle jádra e200z1, což činí tento čip vícejádrový procesor. e200z0 je k dispozici jako koprocesor k dalším procesorům založeným na e200 i jako velmi nízké samostatné procesory.
e200z1
E200z1 má čtyřstupňový potrubí s jedním vydáním a pobočková predikční jednotka a 8 vstupních MMU, bez mezipaměti a bez FPU. Může používat kompletní 32bitový PowerPC ISA i pokyny VLE. Využívá duální 32bitové rozhraní sběrnice AMBA 2.0v6. Jednotka load / store je pipeline, má latenci zatížení 1 cyklu a podporuje propustnost jedné operace načítání nebo ukládání za cyklus.
e200z3
E200z3 má čtyřstupňový potrubí s jedním vydáním s predikční jednotkou větve, 16 vstupními MMU a SIMD schopný FPU. Nemá mezipaměť. Může používat kompletní 32bitový PowerPC ISA i pokyny VLE. Využívá duální 64bitové rozhraní sběrnice AMBA 2.0v6. Jednotka načtení / uložení je zřetězena, má latenci zátěže v jednom cyklu a podporuje propustnost jedné operace načítání nebo ukládání na cyklus.
e200z4
E200z4 má pětistupňový duální plynovod s predikční jednotkou větve, 16 vstupním MMU, rozšířením pro zpracování signálu (SPE), jednoduchou přesností FPU podporující SIMD a asociativní instrukcí nastavenou na 2 kilby 2/4 cesty Mezipaměť L1 (Algoritmus nahrazení Pseudo Round-Robin). Nemá mezipaměť dat. Může používat kompletní 32bitový PowerPC ISA i pokyny VLE. Využívá duální 64bitové rozhraní sběrnice AMBA 2.0v6. Jednotka načtení / uložení je zřetězena, má 2cyklovou latenci zátěže a podporuje propustnost jedné operace načtení nebo uložení na cyklus.
V závislosti na derivátu může podporovat SPE nebo LSP.
e200z6
E200z6 má sedmistupňový kanál s jedním vydáním s predikční jednotkou větve, 32 vstupním MMU, rozšířeními pro zpracování signálu (SPE), jednopřesnou FPU schopnou SIMD a 8cestným nastavením asociativních 32 KiB sjednocených dat / instrukcí Mezipaměť L1. Může používat kompletní 32bitový PowerPC ISA i pokyny VLE. Využívá jediné 64bitové rozhraní sběrnice AMBA 2.0v6. Jednotka load / store je pipeline, má 3cyklovou latenci zatížení a podporuje propustnost jedné operace načítání nebo ukládání za cyklus.
e200z7
E200z7 má desetistupňový duální plynovod s predikční jednotkou větve, 32 vstupním MMU, SIMD s jednoduchou přesností FPU a 16-KB, 4 způsoby set-asociativní Harvardské instrukce a datové L1 cache. Může používat kompletní 32bitový PowerPC ISA i pokyny VLE. Využívá 32bitovou sběrnici AMBA 2.0v6 pro adresovou sběrnici a 64bitovou datovou sběrnici (plus atributy a ovládání na každé sběrnici). Jednotka load / store je pipeline, má 3cyklovou latenci zatížení a podporuje propustnost jedné operace načítání nebo ukládání za cyklus.
V závislosti na derivátu může podporovat SPE, SPE v1.1 nebo SPE v2.
Viz také
Reference
- ^ „Freescale otevírá licencování jádrové rodiny Power Architecture e200 prostřednictvím IPextreme“ (Tisková zpráva). 2. dubna 2007. Archivovány od originál 24. října 2007.
- ^ „Freescale a Continental spolupracují na vícejádrovém 32bitovém mikrokontroléru pro elektronické brzdové systémy“ (Tisková zpráva). 16. října 2007. Archivováno od originál dne 12. července 2012.
- Stránka MPC55xx společnosti Freescale
- Stránka SPC5 společnosti ST
- Licenční stránka IPextremes e200
- Freescale's e200 Core Family, Overview and Licensing Model, White paper
- Vícejádrový design: klíčové výzvy a příležitosti - Power.org
- Halfhill, Tom R. (2. dubna 2007). "Freescale licence Power Cores". Zpráva mikroprocesoru.