Mikroprocesory IBM POWER - IBM POWER microprocessors

IBM má řadu vysokého výkonu mikroprocesory volala NAPÁJENÍ následuje číslo označující generaci, tj. SÍLA 1, POWER2, POWER3 a tak dále až po nejnovější SÍLA9. Tyto procesory byly použity IBM v jejich RS / 6000, AS / 400, pSeries, iSeries, Systém str, Systém i a Energetické systémy řada servery a superpočítače. Byly také použity v zařízení pro ukládání dat IBM a dalšími výrobci serverů, jako je Býk a Hitachi.

Název „POWER“ byl původně představen jako zkratka pro „Performance Optimization With Enhanced RISC“.

Energien rodina procesorů byla vyvinuta na konci 80. let a stále jsou v aktivním vývoji téměř o 30 let později. Na začátku využívali Architektura instrukční sady POWER (ISA), ale to se vyvinulo do PowerPC v pozdějších generacích a poté do Napájení ISA, takže moderní procesory POWER nepoužívají POWER ISA, ale používají Power ISA. V srpnu 2019 společnost IBM oznámila, že bude využívat zdroj Power ISA s otevřeným zdrojem.^[1] V rámci tahu bylo rovněž oznámeno, že správa OpenPOWER Foundation nyní bude zpracována Linux Foundation.

Dějiny

Časný vývoj

Výzkumný projekt 801

V roce 1974 zahájila společnost IBM projekt na vybudování počítače pro přepínání telefonů, který vyžadoval na tuto dobu nesmírný výpočetní výkon. Vzhledem k tomu, že aplikace byla srovnatelně jednoduchá, tento stroj by musel pouze fungovat I / O, větve, přidat registrovat-registrovat, přesouvat data mezi registry a Paměť a nepotřeboval by speciální pokyny k provádění těžké aritmetiky. Tato jednoduchá filozofie designu, kdy každý krok složité operace je specifikován výslovně jednou strojovou instrukcí a všechny instrukce jsou vyžadovány k dokončení ve stejné konstantní době, by později byla známá jako RISC. Když byl projekt telefonního přepínače zrušen, IBM ponechala design pro univerzální procesor a pojmenovala jej 801 po stavbě # 801 v Výzkumné centrum Thomase J. Watsona.

Projekt Gepard

V roce 1982 IBM pokračovala v průzkumu superskalární limity designu 801 pomocí více popravní jednotky zlepšit výkon a určit, zda stroj RISC dokáže udržovat více instrukcí za cyklus. V designu 801 bylo provedeno mnoho změn, které umožňovaly více výkonných jednotek a procesor gepardů měl oddělené predikce větve, pevný bod, a plovoucí bod popravní jednotky. Do roku 1984 CMOS byl zvolen, protože umožňoval zvýšení úrovně integrace obvodů při současném zlepšení výkonu tranzistorové logiky.

Projekt Amerika

V roce 1985 byl ve výzkumném středisku IBM Thomas J. Watson Research Center zahájen výzkum architektury RISC druhé generace, který vytvořil „architekturu AMERICA“; v roce 1986 začala společnost IBM Austin vyvíjet počítače řady RS / 6000 založené na této architektuře. To se mělo stát prvními procesory POWER využívajícími první POWER ISA.

NAPÁJENÍ

Schéma ukazující vývoj různých NAPÁJENÍ, PowerPC a síla Je jako

V únoru 1990 se první počítače od IBM, které začleňovaly POWER ISA, nazývaly „RISC System / 6000“ nebo RS / 6000. Tyto počítače RS / 6000 byly rozděleny do dvou tříd, pracovní stanice a servery, a proto se uvádí jako POWERstation a POWERserver. Procesor RS / 6000 měl 2 konfigurace, nazývané „RIOS-1“ a „RIOS.9“ (nebo častěji SÍLA 1 PROCESOR). Konfigurace RIOS-1 měla celkem 10 samostatných čipů - čip mezipaměti instrukcí, čip s pevnou řádovou čárkou, čip s plovoucí desetinnou čárkou, 4 datová mezipaměť L1 čipy, řídicí čip úložiště, vstupní / výstupní čipy a hodinový čip. Konfigurace RIOS.9 s nižšími náklady měla 8 samostatných čipů - čip mezipaměti instrukcí, čip s pevnou řádovou čárkou, čip s plovoucí desetinnou čárkou, 2 čipy mezipaměti dat, řídicí čip úložiště, čip vstupu / výstupu a hodinový čip.

POWER1 je první použitý mikroprocesor přejmenování registrace a provedení mimo objednávku. Zjednodušená a méně výkonná verze 10čipového RIOS-1 vyrobeného v roce 1992 byla vyvinuta pro RS / 6000s nižší třídy. Používal pouze jeden čip a byl nazýván „Jednočipový RISC „nebo RSC.

Procesory POWER1

• RIOS-1 - původní 10čipová verze
• RIOS. 9 - méně výkonná verze RIOS-1
• POWER1 + - rychlejší verze RIOS-1 vyrobená na omezeném procesu výroby
• POWER1 ++ - ještě rychlejší verze RIOS-1
• RSC - jednočipová implementace RIOS-1
• RAD6000 - byla zpřístupněna radiačně kalená verze RSC pro primární použití ve vesmíru; byl to velmi populární design a byl široce používán na mnoha významných misích

POWER2

IBM zahájila POWER2 úsilí procesoru jako nástupce POWER1. Přidáním druhé jednotky s pevnou řádovou čárkou, druhé výkonné jednotky s plovoucí desetinnou čárkou a dalších vylepšení výkonu a nových pokynů k návrhu měla POWER2 ISA vedoucí výkon, když byla oznámena v listopadu 1993. POWER2 byl design s více čipy, ale IBM z toho také vytvořila jediný čip, nazvaný POWER2 Super Chip nebo P2SC které šly do vysoce výkonných serverů a superpočítačů. V době svého zavedení v roce 1996 byl P2SC největším procesorem s nejvyšším počtem tranzistorů v oboru a byl lídrem v operacích s plovoucí desetinnou čárkou.

Procesory POWER2

• POWER2 - 6 a 8 čipů bylo namontováno na a keramický vícečipový modul
• POWER2 + - levnější 6čipová verze POWER2 s podporou externích L2 cache
• P2SC - rychlejší a jednočipová verze POWER2
• P2SC + - ještě rychlejší verze nebo P2SC kvůli sníženému procesu výroby

PowerPC

V roce 1991 Jablko hledal budoucí alternativu k Motorola je 68000 -na základě CISC a Motorola experimentovala s vlastní platformou RISC, 88000. IBM se zapojila do diskuse a všichni tři založili Aliance AIM postavit PowerPC ISA, silně založený na POWER ISA, ale s dodatky od Apple i Motorola. Mělo to být úplné 32/64 bitů Architektura RISC s příslibem od velmi nízkých hodnot vložený mikrokontroléry na velmi vysokou úroveň superpočítač a serverové aplikace.

Po dvou letech vývoje byl výsledný PowerPC ISA představen v roce 1993. Upravená verze architektury RSC, PowerPC přidal instrukce s plovoucí desetinnou čárkou s jednou přesností a obecné pokyny k registraci k násobení a dělení a odstranily některé funkce POWER. Přidala také 64bitovou verzi ISA a podporu pro SMP.

Projekt Amazon

V roce 1990 chtěla IBM sloučit architektury low-end serverů a serverů střední třídy, RS / 6000 RISC ISA a AS / 400 CISC ISA, do jednoho společného RISC ISA, který by mohl hostovat jak IBM AIX a OS / 400 operační systémy. Stávající POWER a nadcházející ISA PowerPC byly týmem AS / 400 považovány za nevhodné, takže bylo vyvinuto rozšíření 64bitové instrukční sady PowerPC s názvem PowerPC AS Advances Series nebo Řada Amazon. Později byly přidány doplňky od týmu RS / 6000 a AIM Alliance PowerPC a do roku 2001 byly se zavedením POWER4 všechny spojeny do jedné architektury instrukční sady: PowerPC v.2.0.

POWER3

POWER3 začal svůj život jako „PowerPC 630“, nástupce komerčně neúspěšného PowerPC 620. Využíval kombinaci POWER2 ISA a 32 / 64bitové sady PowerPC ISA s podporou SMP a implementace s jedním čipem. Ve velké míře se používal v počítačích IBM RS / 6000, zatímco druhá generace, POWER3-II, byl první komerčně dostupný procesor od IBM využívající měděné propojení. POWER3 byl posledním procesorem, který používal instrukční sadu POWER; všechny následující modely používaly nějakou verzi instrukční sady PowerPC.

Procesory POWER3

• POWER3 - Představený v roce 1998 kombinoval instrukční sady POWER a PowerPC.
• POWER3-II - Rychlejší POWER3 vyrobený na základě měděného procesu se sníženou velikostí.

POWER4

POWER4 spojil 32/64 bitovou instrukční sadu PowerPC a 64bitovou instrukční sadu PowerPC AS z projektu Amazon do nové specifikace PowerPC v.2.0, čímž sjednotil rodiny počítačů RS / 6000 a AS / 400 od IBM. Kromě sjednocení různých platforem byl POWER4 také navržen tak, aby dosáhl velmi vysokých hodnot frekvence a mají velké mezipaměti L2. Byla to první komerčně dostupná vícejádrový procesor a přišel ve verzích s jednou matricí i ve čtyřčipových vícečipových modulech. V roce 2002 IBM také vytvořila verzi POWER4 nazvanou s nízkými náklady a funkcemi PowerPC 970 na žádost společnosti Apple.

Procesory POWER4

• POWER4 - První dvoujádrový mikroprocesor a první procesor PowerPC s výkonem přesahujícím 1 GHz.
• POWER4 + - Rychlejší POWER4 vytvořený se sníženým procesem.

SÍLA5

Procesory POWER5 stavěly na populárním POWER4 a byly zabudovány simultánní multithreading do designu byla průkopnická technologie založená na PowerPC AS RS64-III procesor a on-die řadiče paměti. Byl navržen pro multiprocesing v masovém měřítku a přišel v multi-chip modulech s integrovanými velkými L3 cache čipy.

Procesory POWER5

• SÍLA5 - Ikonické nastavení se čtyřmi čipy POWER5 a čtyřmi čipy mezipaměti L3 na velkém modulu s více čipy.
• POWER5 + - Rychlejší POWER5 vyrobený na redukovaném procesu, hlavně kvůli snížení spotřeby energie.

Napájení ISA

V roce 2004 byla založena společná organizace s názvem Power.org s posláním sjednotit a koordinovat budoucí vývoj specifikací PowerPC. Do té doby byla specifikace PowerPC od té doby fragmentovaná Freescale (rozená Motorola) a IBM se při svém vývoji ubíraly různými cestami. Freescale upřednostňoval 32bitové vestavěné aplikace a špičkové servery a superpočítače IBM. K dispozici byla také sbírka držitelů licence specifikace AMCC, Synopsys, Sony, Microsoft, P.A. Semi, CRAY a Xilinx to vyžadovalo koordinaci. Společným úsilím bylo nejen zefektivnit vývoj technologie, ale také zefektivnit marketing.

Byla volána nová architektura instrukční sady Napájení ISA a sloučil PowerPC v.2.02 z POWER5 se specifikací PowerPC Book E od Freescale a také některé související technologie, jako jsou rozšíření Vector-Media Extensions známá pod značkou AltiVec (také zvaný VMX IBM) a virtualizace hardwaru. Tento nový ISA se jmenoval Power ISA v.2.03 a POWER6 byl prvním špičkovým procesorem od IBM, který jej používal. Starší specifikace POWER a PowerPC neprovedly řez a tyto sady instrukcí byly od nynějška zastaralé navždy. Dnes neexistuje žádný aktivní vývoj na žádném typu procesoru, který používá tyto starší instrukční sady.

SÍLA6

POWER6 byl plodem ambicí Projekt eCLipz, připojující se k Já (AS / 400), P (RS / 6000) a Z (Mainframe) instrukční sady pod jednou společnou platformou. Já a P jsme již byli spojeni s POWER4, ale úsilí eCLipz se nepodařilo zahrnout CISC založené z / Architektura a kde procesor z10 se stal sourozencem POWER6 eCLipz. z / Architecture zůstává dodnes samostatnou konstrukční cestou, která nijak nesouvisí s instrukční sadou Power ISA.

Díky eCLipz je POWER6 neobvyklým designem, protože se zaměřoval na velmi vysoké frekvence a obětoval provádění mimo pořadí, což je vlastnost procesorů POWER a PowerPC od jejich založení. POWER6 také představil desetinná plovoucí desetinná čárka jednotka k Power ISA, něco, co sdílí s z / Architecture.

S modelem POWER6 společnost IBM v roce 2008 sloučila první Systém str a Systém i rodiny serverů a pracovních stanic do jedné rodiny s názvem Energetické systémy. Stroje Power Systems mohou provozovat různé operační systémy jako AIX, Linux a IBM i.

Procesory POWER6

• SÍLA6 - Dosaženo 5 GHz; přichází v modulech s jedním čipem a v MCM se dvěma L3 cache čipy.
• POWER6 + - Menší aktualizace, vyrobená na stejném procesu jako POWER6.

SÍLA7

Symetrický design více procesorů POWER7 byl podstatným vývojem od designu POWER6, který se více zaměřoval na energetickou účinnost prostřednictvím více jader, simultánní multithreading (SMT), provádění mimo pořadí a velké mezipaměti eDRAM L3. Osmjádrový čip mohl provádět 32 vláken paralelně a má režim, ve kterém by mohl deaktivovat jádra, aby dosáhl vyšších frekvencí pro ty, které zůstaly. Využívá novou vysoce výkonnou jednotku s plovoucí desetinnou čárkou nazvanou VSX, která slučuje funkčnost tradičního FPU s AltiVec. I když POWER7 běží na nižších frekvencích než POWER6, každé jádro POWER7 fungovalo rychleji než jeho protějšek POWER6.

Procesory POWER7

• SÍLA7 - Dodává se v jednočipových modulech nebo v čtyřčipových konfiguracích MCM pro superpočítačové aplikace.
• POWER7 + - Zmenšený proces výroby a zvýšená mezipaměť a frekvence L3.

SÍLA8

POWER8 je 4 GHz, 12jádrový procesor s 8 hardwarovými vlákny na jádro s celkovým počtem 96 vláken paralelního provedení. Používá 96MB mezipaměti eDRAM L3 na čipu a 128 MB mezipaměti L4 mezipaměti a novou rozšiřující sběrnici nazvanou CAPI, která běží na PCIe a nahrazuje starší Sběrnice GX. Sběrnici CAPI lze použít k připojení vyhrazených čipů akcelerátoru mimo čip, jako je GPU, ASIC a FPGA. IBM uvádí, že je dvakrát až třikrát rychlejší než jeho předchůdce POWER7.

Poprvé byl postaven na 22 nanometrů proces v roce 2014.^[2][3][4] V prosinci 2012 začala společnost IBM zasílat opravy verze 3.8 Linuxové jádro, na podporu nových funkcí POWER8, včetně pokynů VSX-2.^[5]

SÍLA9

Společnost IBM strávila nějakou dobu návrhem procesoru POWER9 podle Williama Starke, systémového architekta procesoru POWER8.^[6] POWER9 je první, který obsahuje prvky Power ISA verze 3.0, která byla vydána v prosinci 2015, včetně pokynů VSX-3, a zahrnuje také podporu pro Nvidia je NVLink autobusová technologie.^[7][8]

The Ministerstvo energetiky Spojených států dohromady s Národní laboratoř v Oak Ridge a Lawrence Livermore National Laboratory uzavřela smlouvy se společnostmi IBM a Nvidia na vybudování dvou superpočítačů, Sierra a Summit, které jsou založeny na procesorech POWER9 ve spojení s Nvidia Volta GPU. The Sierra byl online v roce 2017 a Summit v roce 2018.^[9][10][11]

POWER9, který byl uveden na trh v roce 2017, se vyrábí pomocí a 14 nm FinFET procesu a je dodáván ve čtyřech verzích, dvou 24 jádrových verzích SMT4 určených k použití PowerNV pro zvýšit a škálování aplikace a dvě 12jádrové verze SMT8 určené k použití PowerVM pro škálovatelné a škálovatelné aplikace. Možná v budoucnu bude více verzí, protože architektura POWER9 je otevřená pro licencování a úpravy ze strany OpenPOWER Foundation členů.^[12]

SÍLA 10

POWER10 je CPU s navrhovaným zavedením v roce 2021. Důraz je kladen na velmi vysoký počet jader a vysoký výkon I / O. Plánuje se, že bude postaven na 7 nm technologii.^[13][14]

Zařízení

název	obraz	JE	Bity	Jádra	Fab	Tranzistory	Velikost matrice	L1	L2	L3	Hodiny	Balík	Představený
RIOS-1		NAPÁJENÍ	32 bitů	1	1,0 μm	6,9 mil	1284 mm2	8 KB Já 64 KB D	n / a	n / a	20–30 MHz	10 žetonů v CPGA na PCB	1990
RIOS. 9		NAPÁJENÍ	32 bitů	1	1,0 μm	6,9 mil		8 KB I 32 kB D	n / a	n / a	20–30 MHz	8 žetonů v CPGA na PCB	1990
POWER1 +		NAPÁJENÍ	32 bitů	1		6,9 mil		8 KB I 64 KB D	n / a	n / a	25–41,6 MHz	8 žetonů v CPGA na PCB	1991
POWER1 ++		NAPÁJENÍ	32 bitů	1		6,9 mil		8 KB I 64 KB D	n / a	n / a	25–62,5 MHz	8 žetonů v CPGA na PCB	1992
RSC		NAPÁJENÍ	32 bitů	1	0,8 μm	1 mil	226,5 mm2	8 kB sjednocený	n / a	n / a	33–45 MHz	201 pinů CPGA	1992
POWER2		POWER2	32 bitů	1	0,72 μm	23 mil	1042,5 mm2 819 mm2	32 kB I 128–265 KB D	n / a	n / a	55–71,5 MHz	6–8 umírá na keramickém 734 kolíku MCM	1993
POWER2 +		POWER2	32 bitů	1	0,72 μm	23 mil	819 mm2	32 kB I 64–128 KB D	0,5–2 MB externí	n / a	55–71,5 MHz	6 žetonů v CBGA na PCB	1994
P2SC		POWER2	32 bitů	1	0,29 μm	15 mil	335 mm2	32 kB I 128 KB D	n / a	n / a	120–135 MHz	CCGA	1996
P2SC +		POWER2	32 bitů	1	0,25 μm	15 mil	256 mm2	32 kB I 128 KB D	n / a	n / a	160 MHz	CCGA	1997
RAD6000		NAPÁJENÍ	32 bitů	1	0,5 μm	1,1 mil		8 KB sjednoceno	n / a	n / a	20–33 MHz	Rad tvrdě	1997
POWER3		POWER2 PowerPC 1.1	64 bitů	1	0,35 μm	15 mil	270 mm2	32 kB I 64 KB D	1–16 MB externí	n / a	200–222 MHz	1088 pin CLGA	1998
POWER3-II		POWER2 PowerPC 1.1	64 bitů	1	0,25 μm Cu	23 mil	170 mm2	32 kB I 64 KB D	1–16 MB externí	n / a	333–450 MHz	1088 pin CLGA	1999
POWER4		PowerPC 2.00 PowerPC-AS	64 bitů	2	180 nm	174 mil	412 mm2	64 KB I 32 kB D na jádro	1,41 MB na jádro	32 MB externí	1–1,3 GHz	1024 pin CLGA keramický MCM	2001
POWER4 +		PowerPC 2.01 PowerPC-AS	64 bitů	2	130 nm	184 mil	267 mm2	64 KB I 32 kB D na jádro	1,41 MB na čip	32 MB externí	1,2–1,9 GHz	1024 pin CLGA keramický MCM	2002
SÍLA5		PowerPC 2.02 Napájení ISA 2.03	64 bitů	2	130 nm	276 mil	389 mm2	32 kB I 32 kB D na jádro	1,875 MB na čip	32 MB externí	1,5–1,9 GHz	keramický DCM keramický MCM	2004
POWER5 +		PowerPC 2.02 Napájení ISA 2.03	64 bitů	2	90 nm	276 mil	243 mm2	32 kB I 32 kB D na jádro	1,875 MB na čip	32 MB externí	1,5–2,3 GHz	keramický DCM keramické QCM keramický MCM	2005
SÍLA6		Napájení ISA 2.03	64 bitů	2	65 nm	790 mil	341 mm2	64 KB I 64 KB D na jádro	4 MB na jádro	32 MB externí	3,6–5 GHz	CLGA OLGA	2007
POWER6 +		Napájení ISA 2.03	64 bitů	2	65 nm	790 mil	341 mm2	64 KB I 64 KB D na jádro	4 MB na jádro	32 MB externí	3,6–5 GHz	CLGA OLGA	2009
SÍLA7		Napájení ISA 2.06	64 bitů	8	45 nm	1,2 B	567 mm2	32 kB I 32 kB D na jádro	256 KB na jádro	32 MB na čip	2,4–4,25 GHz	CLGA OLGA organické QCM	2010
POWER7 +		Napájení ISA 2.06	64 bitů	8	32 nm	2,1 B	567 mm2	32 kB I 32 kB D na jádro	256 KB na jádro	80 MB na čip	2,4–4,4 GHz	OLGA organický DCM	2012
SÍLA8		Napájení ISA 2.07	64 bitů	6 12	22 nm	?? 4,2 B	362 mm2 649 mm2	32 kB I 64 KB D na jádro	512 kB na jádro	48 MB 96 MB na čip	2,75–4,2 GHz	OLGA DCM OLGA SCM	2014
SÍLA8 s NVLink		Napájení ISA 2.07	64 bitů	12	22 nm	4,2 B	659 mm2	32 kB I 64 KB D na jádro	512 kB na jádro	48 MB 96 MB na čip	3,26 GHz	OLGA SCM	2016
SÍLA9 SU		Napájení ISA 3.0	64 bitů	12 24	14 nm	8 B		32 kB I 64 KB D na jádro	512 kB na jádro	120 MB na čip	~ 4 GHz		2017
název	obraz	JE	Bity	Jádra	Fab	Tranzistory	Velikost matrice	L1	L2	L3	Hodiny	Balík	Představený

Viz také

• IBM OpenPower
• OpenPOWER Foundation

Reference

externí odkazy

• IBM oznamuje investice do linuxových systémů pro energetické systémy ve výši 1 miliardy USD (LWN.net )