Pokročilá vektorová rozšíření - Advanced Vector Extensions

Pokročilá vektorová rozšíření (AVX, také známý jako Sandy Bridge Nová rozšíření) jsou rozšířeními x86 architektura sady instrukcí pro mikroprocesory z Intel a AMD navržený společností Intel v březnu 2008 a nejprve podporovaný společností Intel s Sandy Bridge[1] procesor dodáván v 1. čtvrtletí 2011 a později AMD s Buldozer[2] dodávka procesorů ve 3. čtvrtletí 2011. AVX poskytuje nové funkce, nové pokyny a nové schéma kódování.

AVX2 (také známý jako Nové pokyny Haswell) rozšiřuje většinu celočíselných příkazů na 256 bitů a zavádí kondenzované násobení a hromadění (FMA ) operace. Poprvé je podporoval Intel s procesorem Haswell, který byl dodán v roce 2013.

AVX-512 rozšiřuje AVX na 512bitovou podporu pomocí nového Předpona EVEX kódování navržené společností Intel v červenci 2013 a nejprve podporováno společností Intel s Rytíři přistání procesor, který byl dodán v roce 2016.[3][4]

Pokročilá vektorová rozšíření

AVX používá šestnáct registrů YMM k provedení jedné instrukce na více kusech dat (viz SIMD ). Každý registr YMM může obsahovat a provádět simultánní operace (matematiku) na:

  • osm 32bitových čísel s plovoucí desetinnou čárkou s přesnou přesností nebo
  • čtyři 64bitová čísla s plovoucí desetinnou čárkou s dvojitou přesností.

Šířka registrů SIMD se zvýší ze 128 bitů na 256 bitů a přejmenuje se z XMM0 – XMM7 na YMM0 – YMM7 (v x86-64 režim, od XMM0 – XMM15 do YMM0 – YMM15). Dědictví SSE pokyny lze stále používat prostřednictvím Předpona VEX pracovat s dolními 128 bity registrů YMM.

Schéma registru AVX-512 jako rozšíření z registrů AVX (YMM0-YMM15) a SSE (XMM0-XMM15)
511 256255 128127 0
ZMM0 YMM0 XMM0
ZMM1YMM1XMM1
ZMM2YMM2XMM2
ZMM3YMM3XMM3
ZMM4YMM4XMM4
ZMM5YMM5XMM5
ZMM6YMM6XMM6
ZMM7YMM7XMM7
ZMM8YMM8XMM8
ZMM9YMM9XMM9
ZMM10YMM10XMM10
ZMM11YMM11XMM11
ZMM12YMM12XMM12
ZMM13YMM13XMM13
ZMM14YMM14XMM14
ZMM15YMM15XMM15
ZMM16YMM16XMM16
ZMM17YMM17XMM17
ZMM18YMM18XMM18
ZMM19YMM19XMM19
ZMM20YMM20XMM20
ZMM21YMM21XMM21
ZMM22YMM22XMM22
ZMM23YMM23XMM23
ZMM24YMM24XMM24
ZMM25YMM25XMM25
ZMM26YMM26XMM26
ZMM27YMM27XMM27
ZMM28YMM28XMM28
ZMM29YMM29XMM29
ZMM30YMM30XMM30
ZMM31YMM31XMM31

AVX zavádí formát instrukcí SIMD se třemi operandy, kde je cílový registr odlišný od dvou zdrojových operandů. Například an SSE instrukce pomocí konvenční formy dvou operandů a = a + b nyní může používat nedestruktivní formulář se třemi operandy c = a + b, zachování obou zdrojových operandů. Formát tří operandů AVX je omezen na instrukce s operandy SIMD (YMM) a nezahrnuje instrukce s registry pro obecné účely (např. EAX). Taková podpora se nejprve objeví v AVX2.[5]

The zarovnání požadavek na operandy paměti SIMD je uvolněný.[6]

Nové Schéma kódování VEX zavádí novou sadu předpon kódu, která rozšiřuje operační kód prostor, umožňuje instrukcím mít více než dva operandy a umožňuje, aby vektorové registry SIMD byly delší než 128 bitů. Předponu VEX lze také použít na starší instrukce SSE, které jim dají formulář se třemi operandy a umožní jim efektivnější interakci s instrukcemi AVX bez nutnosti použití VZEROUPPER a VZEROALL.

Pokyny AVX podporují 128bitové i 256bitové SIMD. 128bitové verze mohou být užitečné pro vylepšení starého kódu, aniž by bylo nutné rozšiřovat vektorizaci, a vyhnout se trestu přechodu ze SSE na AVX, jsou také rychlejší u některých časných implementací AVX od AMD. Tento režim se někdy označuje jako AVX-128.[7]

Nové pokyny

Tyto pokyny AVX jsou navíc k těm, které jsou 256bitovými rozšířeními starších 128bitových pokynů SSE; většina je použitelná na 128bitových i 256bitových operandech.

NávodPopis
VBROADCASTSS, VBROADCASTSD, VBROADCASTF128Zkopírujte 32bitový, 64bitový nebo 128bitový paměťový operand na všechny prvky vektorového registru XMM nebo YMM.
VINSERTF128Nahradí dolní nebo horní polovinu 256bitového registru YMM hodnotou 128bitového zdrojového operandu. Druhá polovina cíle se nezmění.
VEXTRACTF128Extrahuje dolní nebo horní polovinu 256bitového registru YMM a zkopíruje hodnotu do 128bitového cílového operandu.
VMASKMOVPS, VMASKMOVPDPodmíněně načte libovolný počet prvků z operandu vektorové paměti SIMD do cílového registru, přičemž zbývající vektorové prvky nepřečtené a odpovídající prvky v cílovém registru nastaví na nulu. Alternativně podmíněně zapíše libovolný počet prvků z operandu vektorového registru SIMD na operand vektorové paměti, přičemž zbývající prvky paměťového operandu ponechá beze změny. Na architektuře procesoru AMD Jaguar tato instrukce s operandem zdroje paměti trvá více než 300 hodinových cyklů, když je maska ​​nulová, v takovém případě by instrukce neměla dělat nic. Zdá se, že jde o konstrukční chybu.[8]
VPERMILPS, VPERMILPDPermute In-Lane. Zamíchejte 32bitové nebo 64bitové vektorové prvky jednoho vstupního operandu. Jedná se o 256bitové pokyny v pruhu, což znamená, že fungují na všech 256 bitech se dvěma samostatnými 128bitovými mícháním, takže nemohou míchat přes 128bitové pruhy.[9]
VPERM2F128Zamíchejte čtyři 128bitové vektorové prvky dvou 256bitových zdrojových operandů do 256bitového cílového operandu s okamžitou konstantou jako selektor.
VZEROALLNastavte všechny registry YMM na nulu a označte je jako nepoužívané. Používá se při přepínání mezi 128bitovým a 256bitovým použitím.
VZEROUPPERNastavte horní polovinu všech registrů YMM na nulu. Používá se při přepínání mezi 128bitovým a 256bitovým použitím.

CPU s AVX

Ne všechny procesory z uvedených rodin podporují AVX. Obecně je podporují procesory s komerčním označením „Core i3 / i5 / i7 / i9“, zatímco procesory „Pentium“ a „Celeron“ nikoli.

Problémy týkající se kompatibility mezi budoucími procesory Intel a AMD jsou diskutovány níže Sada instrukcí XOP.

  • PŘES:
    • Nano QuadCore
    • Eden X4
  • Zhaoxin:
    • Procesory založené na WuDaoKou (KX-5000 a KH-20000)

Podpora kompilátorů a assemblerů

  • Absoft podporuje s příznakem -mavx.
  • The Free Pascal překladač podporuje AVX a AVX2 s přepínači -CfAVX a -CfAVX2 od verze 2.7.1.
  • The GNU Assembler (GAS) funkce vloženého sestavení podporují tyto pokyny (přístupné prostřednictvím GCC), stejně jako primitivy Intel a Intel inline assembler (úzce kompatibilní s GAS, i když obecnější při zpracování místních odkazů v vloženém kódu).
  • GCC počínaje verzí 4.6 (ačkoli tam byla větev 4.3 s určitou podporou) a Intel Compiler Suite počínaje verzí 11.1 podporuje AVX.
  • The Open64 překladač verze 4.5.1 podporuje AVX s příznakem -mavx.
  • PathScale podporuje pomocí příznaku -mavx.
  • The Vector Pascal překladač podporuje AVX pomocí parametru -cpuAVX32.
  • The Visual Studio 2010 /2012 překladač podporuje AVX přes vnitřní a / arch: AVX přepínač.
  • Ostatní montážní firmy jako např MASM Verze VS2010, YASM,[15] FASM, NASM a JWASM.

Podpora operačního systému

AVX přidává nový stav registru prostřednictvím 256bitového souboru registru YMM, tak explicitního operační systém podpora je nutná pro správné uložení a obnovení rozšířených registrů AVX mezi kontextové přepínače. Následující verze operačního systému podporují AVX:

Advanced Vector Extensions 2

Advanced Vector Extensions 2 (AVX2), také známý jako Nové pokyny Haswell,[5] je rozšíření instrukční sady AVX zavedené v Intel Mikroarchitektura Haswell. AVX2 přináší následující doplňky:

  • rozšíření většiny vektorových celočíselných instrukcí SSE a AVX na 256 bitů
  • tříoperandová univerzální bitová manipulace a násobení
  • Shromáždit podpora umožňující načítání vektorových prvků z nesouvislých paměťových míst
  • DWORD- a QWORD-granularity any-to-any permutes
  • vektorové posuny.

Někdy je další rozšíření používající jiný příznak cpuid považováno za součást AVX2; tyto pokyny jsou uvedeny na jejich vlastní stránce a ne níže:

Nové pokyny

NávodPopis
VBROADCASTSS, VBROADCASTSDZkopírujte 32bitový nebo 64bitový operand registru na všechny prvky vektorového registru XMM nebo YMM. Jedná se o registrační verze stejných pokynů v AVX1. Neexistuje však žádná 128bitová verze, ale stejného efektu lze jednoduše dosáhnout pomocí VINSERTF128.
VPBROADCASTB, VPBROADCASTW, VPBROADCASTD, VPBROADCASTQZkopírujte 8, 16, 32 nebo 64bitový celočíselný registr nebo paměťový operand na všechny prvky vektorového registru XMM nebo YMM.
VBROADCASTI128Zkopírujte 128bitový paměťový operand na všechny prvky vektorového registru YMM.
VINSERTI128Nahradí dolní nebo horní polovinu 256bitového registru YMM hodnotou 128bitového zdrojového operandu. Druhá polovina cíle se nezmění.
VEXTRACTI128Extrahuje dolní nebo horní polovinu 256bitového registru YMM a zkopíruje hodnotu do 128bitového cílového operandu.
VGATHERDPD, VGATHERQPD, VGATHERDPS, VGATHERQPSShromažďuje se hodnoty s plovoucí desetinnou čárkou s jednoduchou nebo dvojitou přesností pomocí 32 nebo 64bitových indexů a měřítka.
VPGATHERDD, VPGATHERDQ, VPGATHERQD, VPGATHERQQShromažďuje 32 nebo 64bitové celočíselné hodnoty pomocí 32 nebo 64bitových indexů a škálování.
VPMASKMOVD, VPMASKMOVQPodmíněně načte libovolný počet prvků z operandu vektorové paměti SIMD do cílového registru, přičemž zbývající vektorové prvky nepřečtené a odpovídající prvky v cílovém registru nastaví na nulu. Alternativně podmíněně zapíše libovolný počet prvků z operandu vektorového registru SIMD na operand vektorové paměti, přičemž zbývající prvky paměťového operandu ponechá beze změny.
VPERMPS, VPERMDZamíchejte osm 32bitových vektorových prvků jednoho 256bitového zdrojového operandu do 256bitového cílového operandu s voličem registru nebo paměťového operandu.
VPERMPD, VPERMQZamíchejte čtyři 64bitové vektorové prvky jednoho 256bitového zdrojového operandu do 256bitového cílového operandu s voličem registru nebo paměťového operandu.
VPERM2I128Zamíchejte (dva) ze čtyř 128bitových vektorových prvků dva 256bitové zdrojové operandy na 256bitový cílový operand s okamžitou konstantou jako selektor.
VPBLENDDDoubleword okamžitá verze pokynů PBLEND od SSE4.
VPSLLVD, VPSLLVQPosun doleva logický. Umožňuje variabilní posuny, kde je každý prvek posunut podle zabaleného vstupu.
VPSRLVD, VPSRLVQPosun doprava logicky. Umožňuje variabilní posuny, kde je každý prvek posunut podle zabaleného vstupu.
VPSRAVDAritmeticky posuňte doprava. Umožňuje variabilní posuny, kde je každý prvek posunut podle zabaleného vstupu.

CPU s AVX2

AVX-512

Hlavní článek: AVX-512

AVX-512 jsou 512bitová rozšíření 256bitových instrukcí SIMD Advanced Vector Extensions pro architekturu instrukčních sad x86 navržených Intel v červenci 2013 a jsou podporovány Intelem Rytíři přistání procesor.[3]

Pokyny AVX-512 jsou zakódovány do nového Předpona EVEX. Umožňuje 4 operandy, 7 nových 64bitových registrů opmasky, režim skalární paměti s automatickým vysíláním, explicitní ovládání zaokrouhlování a komprimovanou paměť posunutí režim adresování. Šířka souboru registru se v režimu x86-64 zvýšila na 512 bitů a celkový počet registrů se zvýšil na 32 (registry ZMM0-ZMM31).

AVX-512 se skládá z několika rozšíření, která nejsou podporována všemi procesory, které je implementují. Sada instrukcí se skládá z následujících položek:

  • AVX-512 Foundation - přidává několik nových instrukcí a rozšiřuje většinu 32bitových a 64bitových instrukcí SSE-SSE4.1 a AVX / AVX2 s kódovacím schématem EVEX na podporu 512bitových registrů, provozních masek, vysílání parametrů a vložené zaokrouhlování a řízení výjimek
  • Pokyny k detekci konfliktů AVX-512 (CD) - efektivní detekce konfliktů, která umožňuje vektorizaci více smyček, podporovaná Knights Landing[3]
  • AVX-512 exponenciální a reciproční instrukce (ER) - exponenciální a reciproční operace určené k implementaci transcendentálních operací, podporované Knights Landing[3]
  • Pokyny pro předběžné načítání AVX-512 (PF) - nové možnosti předběžného načítání, podporované Knights Landing[3]
  • AVX-512 Vector Length Extensions (VL) - rozšiřuje většinu operací AVX-512 tak, aby fungovaly také na registrech XMM (128 bitů) a YMM (256 bitů) (včetně XMM16-XMM31 a YMM16-YMM31 v režimu x86-64)[24]
  • AVX-512 Byte and Word Instructions (BW) - rozšiřuje AVX-512 o 8bitové a 16bitové celočíselné operace[24]
  • AVX-512 Doubleword and Quadword Instructions (DQ) - vylepšené 32bitové a 64bitové celočíselné operace[24]
  • AVX-512 Integer Fused Multiply Přidat (IFMA) - sčítaný násobený doplněk pro 512bitová celá čísla.[25]:746
  • AVX-512 Vector Byte Manipulation Instructions (VBMI) přidává instrukce pro permutaci vektorových bytů, které nejsou v AVX-512BW přítomny.
  • AVX-512 Vector Neural Network Instructions Word variable precision (4VNNIW) - vector instructions for deep learning.
  • AVX-512 Fused Multiply Accumulation Packed Single precision (4FMAPS) - vektorové pokyny pro hluboké učení.
  • VPOPCNTDQ - počet bitů nastaven na 1.[26]
  • VPCLMULQDQ - násobení čtyř hesel bez přenášení.[26]
  • Pokyny pro vektorovou neuronovou síť AVX-512 (VNNI) - vektorové pokyny pro hluboké učení.[26]
  • AVX-512 Galois field Nové pokyny (GFNI) - vektorové pokyny pro výpočet Galoisovo pole.[26]
  • Pokyny AVX-512 Vector AES (VAES) - vektorové pokyny pro AES kódování.[26]
  • Pokyny pro manipulaci s vektorovými bajty AVX-512 2 (VBMI2) - načítání bajtů / slov, ukládání a zřetězení s posunem.[26]
  • Bitové algoritmy AVX-512 (BITALG) - bajt / slovo bit manipulace instrukce rozšiřující VPOPCNTDQ.[26]

Všechny implementace vyžadují pouze rozšíření jádra AVX-512F (AVX-512 Foundation), ačkoli všechny současné procesory také podporují CD (detekce konfliktů); výpočetní koprocesory budou navíc podporovat ER, PF, 4VNNIW, 4FMAPS a VPOPCNTDQ, zatímco stolní procesory budou podporovat VL, DQ, BW, IFMA, VBMI, VPOPCNTDQ, VPCLMULQDQ atd.

Aktualizované pokyny SSE / AVX v AVX-512F používají stejnou mnemotechniku ​​jako verze AVX; mohou pracovat na 512bitových registrech ZMM a budou také podporovat 128/256bitové registry XMM / YMM (s AVX-512VL) a bajtové, slovní, dvouslovné a čtyřslovné celočíselné operandy (s AVX-512BW / DQ a VBMI).[25]:23

CPU s AVX-512

Podskupina AVX-512FCDERPF4FMAPS4VNNIWVLDQBWIFMAVBMIVBMI2VPOPCNTDQBITALGVNNIVPCLMULQDQGFNIVAES
Intel Rytíři přistání (2016)AnoAnoNe
Intel Knights Mill (2017)AnoNeAnoNe
Intel Skylake-SP, Skylake-X (2017)NeAnoNe
Intel Cannon Lake (2018)AnoNe
Intel Cascade Lake-SP (2019)NeAnoNe
Intel Ledové jezero (2019)Ano

[27]

Od roku 2020 neexistují žádné procesory AMD podporující AVX-512 a společnost AMD dosud nezveřejnila plány na podporu AVX-512.

Překladače podporující AVX-512

Aplikace

  • Vhodné pro plovoucí bod -intenzivní výpočty v multimediálních, vědeckých a finančních aplikacích (AVX2 přidává podporu pro celé číslo operace).
  • Zvyšuje paralelismus a propustnost s plovoucí desetinnou čárkou SIMD výpočty.
  • Snižuje zatížení registru v důsledku nedestruktivních pokynů.
  • Zlepšuje výkon softwaru Linux RAID (vyžadováno AVX2, AVX nestačí)[36]

Software

  • StarCitizen (hra) Počínaje verzí 3.11 a dále byly aktualizovány minimální požadavky StarCitizens, aby využívaly AVX, herní engine aktuálně používá DirectX 11, ale vyvíjí podporu Vulkan API pro použití v jeho upraveném Lumberyard Engine.
  • Mixér používá AVX2 v cyklech renderovacího modulu.
  • Botan používá AVX i AVX2, pokud jsou k dispozici, k urychlení některých algoritmů, jako je ChaCha.
  • Crypto ++ používá AVX i AVX2, pokud jsou k dispozici, k urychlení některých algoritmů, jako jsou Salsa a ChaCha.
  • OpenSSL používá od verze 1.0.2 kryptografické funkce optimalizované pro AVX a AVX2.[37] Tato podpora je také přítomna v různých klonech a vidlicích, jako je LibreSSL
  • Prime95 / MPrime, software používaný pro GIMPS, začali používat pokyny AVX od verze 27.x.
  • dav1d AV1 dekodér může používat AVX2 na podporovaných CPU.[38]
  • dnetc, software používaný společností distribuovaný.net, má pro svůj projekt RC5 k dispozici jádro AVX2 a brzy vydá jedno pro svůj projekt OGR-28.
  • Einstein @ Home používá AVX v některých distribuovaných aplikacích, které vyhledávají gravitační vlny.[39]
  • Skládací @ home používá AVX na výpočetních jádrech implementovaných s GROMACS knihovna.
  • Horizon: Zero Dawn Používá AVX1 v Decimě (herní engine) a je to engine, který hra používá.
  • RPCS3, otevřený zdroj PlayStation 3 emulátor, používá AVX2 a AVX-512 pokyny k emulaci her PS3.
  • Rozhraní síťového zařízení, IP video / audio protokol vyvinutý společností NewTek pro produkci živého vysílání, používá pro zvýšení výkonu AVX a AVX2.
  • TensorFlow od verze 1.6 a tensorflow výše vyžaduje CPU podporující alespoň AVX.[40]
  • x264, x265 a VTM kodéry videa mohou k urychlení kódování použít AVX2 nebo AVX-512.
  • Různé založené na CPU kryptoměna těžaři (jako buldozer pro Bitcoin a Litecoin ) používat AVX a AVX2 pro různé rutiny související s kryptografií, včetně SHA-256 a scrypt.
  • libsodium používá AVX při implementaci skalárního násobení pro Křivka25519 a Ed25519 algoritmy, AVX2 pro BLAKE2b, Salsa20, ChaCha20 a AVX2 a AVX-512 při implementaci Argon2 algoritmus.
  • libvpx open source referenční implementace kodéru / dekodéru VP8 / VP9, ​​používá AVX2 nebo AVX-512, pokud je k dispozici.
  • FFTW může využívat AVX, AVX2 a AVX-512, pokud jsou k dispozici.
  • LLVMpipe, softwarový OpenGL renderer ve Windows Mesa pomocí Gallium a LLVM infrastruktura, používá AVX2, pokud je k dispozici.
  • glibc používá AVX2 (s FMA ) pro optimalizovanou implementaci (tj. expf, sinf, prášek, atanf, atan2f) různých matematických funkcí v libc.
  • Linuxové jádro může používat AVX nebo AVX2 společně s AES-NI jako optimalizovanou implementaci AES-GCM kryptografický algoritmus.
  • Linuxové jádro používá AVX nebo AVX2, pokud jsou k dispozici, při optimalizované implementaci několika dalších kryptografických šifer: Kamélie, CAST5, CAST6, Had, Twofish, MORUS-1280 a další primitiva: Poly1305, SHA-1, SHA-256, SHA-512, ChaCha20.
  • POCL, přenosný počítačový jazyk, který zajišťuje implementaci OpenCL, pokud je to možné, využívá AVX, AVX2 a AVX512.
  • .NET Core a .NET Framework může využívat AVX, AVX2 prostřednictvím obecného System.Numerics.Vectors jmenný prostor.
  • .NET Core, počínaje verzí 2.1 a ve větší míře po verzi 3.0 lze přímo využívat všechny vnitřní funkce AVX, AVX2 prostřednictvím System.Runtime.Intrinsics.X86 jmenný prostor.
  • EmEditor Verze 19.0 a vyšší používá pro zrychlení zpracování AVX-2.[41]
  • Massive X softsynth od Native Instruments vyžaduje AVX.[42]
  • Microsoft Teams používá pokyny AVX2 k vytvoření rozmazaného nebo vlastního pozadí za účastníky videochatu.[43]
  • simdjson a JSON parsovací knihovna používá AVX2 k dosažení vyšší rychlosti dekódování.[44]

Downclocking

Vzhledem k tomu, že pokyny AVX jsou širší a generují více tepla, mají procesory Intel opatření ke snížení Turbo zrychlení frekvenční limit při provádění těchto pokynů. Škrcení je rozděleno do tří úrovní:[45][46]

  • L0 (100%): Normální limit turbodmychadla.
  • L1 (~ 85%): Limit „AVX boost“. Soft-triggered by 256-bit "heavy" (floating-point unit: FP math and integer multiplication) instructions. Tvrdě spuštěno „lehkými“ (všemi ostatními) 512bitovými pokyny.
  • L2 (~ 60%): Limit „AVX-512 boost“. Soft-triggered by 512-bit heavy instructions.

Přechod frekvence může být měkký nebo tvrdý. Tvrdý přechod znamená, že frekvence je snížena, jakmile je takový pokyn spatřen; měkký přechod znamená, že frekvence je snížena až po dosažení prahového počtu odpovídajících pokynů. Limit je na vlákno.[45]

Downclocking znamená, že používání AVX ve smíšeném pracovním vytížení s procesorem Intel může způsobit pokutu za frekvenci, přestože je v „čistém“ kontextu rychlejší. Vyhýbání se používání širokých a těžkých pokynů pomáhá minimalizovat dopad v těchto případech. AVX-512VL umožňuje použití 256bitových nebo 128bitových operandů v AVX-512, což z něj činí rozumné výchozí nastavení pro smíšené zátěže.[47]

Viz také

Reference

  1. ^ Kanter, David (25. září 2010). „Intel Sandy Bridge Microarchitecture“. www.realworldtech.com. Citováno 17. února 2018.
  2. ^ Hruska, Joel (24. října 2011). „Analýza buldozeru: Proč je čip AMD tak zklamáním - Strana 4 z 5 - ExtremeTech“. ExtremeTech. Citováno 17. února 2018.
  3. ^ A b C d E James Reinders (23. července 2013), Pokyny AVX-512, Intel, vyvoláno 20. srpna 2013
  4. ^ „Procesor Intel Xeon Phi 7210 (16 GB, 1,30 GHz, 64 jader) Specifikace produktu“. Intel ARK (specifikace produktu). Citováno 16. března 2018.
  5. ^ A b Nové popisy pokynů Haswell jsou nyní k dispozici Software.intel.com, vyvoláno 17. ledna 2012
  6. ^ "14.9". Intel 64 and IA-32 Architectures Software Developer's Manual Volume 1: Basic Architecture (PDF) (-051US ed.). Intel Corporation. str. 349. Citováno 23. srpna 2014. Argumenty paměti pro většinu instrukcí s předponou VEX fungují normálně, aniž by způsobily #GP (0) při jakémkoli zarovnání bajtové zrnitosti (na rozdíl od pokynů Legacy SSE).
  7. ^ „Možnosti i386 a x86-64 - použití kolekce kompilátorů GNU (GCC)“. Citováno 9. února 2014.
  8. ^ „Mikroarchitektura procesorů Intel, AMD a VIA: Průvodce optimalizací pro programátory sestavení a výrobce kompilátorů“ (PDF). Citováno 17. října 2016.
  9. ^ "Šachové programování AVX2". Citováno 17. října 2016.
  10. ^ „Intel nabízí Peek na Nehalem a Larrabee“. ExtremeTech. 17. března 2008.
  11. ^ „Procesor Intel Core i7-3960X Extreme Edition“. Citováno 17. ledna 2012.
  12. ^ „Procesor Intel® Celeron® 6305 (mezipaměť 4M, 1,80 GHz, s IPU) Specifikace produktu“. ark.intel.com. Citováno 10. listopadu 2020.
  13. ^ Dave Christie (7. května 2009), Dosažení rovnováhy Blogy AMD Developer, archivovány z originál 9. listopadu 2013, vyvoláno 17. ledna 2012
  14. ^ Nové pokyny pro „buldozer“ a „piledriver“ (PDF), AMD, říjen 2012
  15. ^ „Poznámky k verzi YASM 0.7.0“. yasm.tortall.net.
  16. ^ Přidejte podporu pro rozšířené stavy FPU na amd64, a to jak pro nativní 64bitové, tak 32bitové ABI, svnweb.freebsd.org, 21. ledna 2012, vyvoláno 22. ledna 2012
  17. ^ „Oznámení FreeBSD 9.1-RELEASE“. Citováno 20. května 2013.
  18. ^ x86: přidat podporu linuxového jádra pro stav YMM, vyvoláno 13. července 2009
  19. ^ Linux 2.6.30 - Linuxové jádro nováčků, vyvoláno 13. července 2009
  20. ^ Cvrlikání, vyvoláno 23. června 2010[nespolehlivý zdroj? ]
  21. ^ Přidejte podporu pro ukládání / obnovení stavu FPU pomocí XSAVE / XRSTOR., vyvoláno 25. března 2015
  22. ^ Podpora plovoucí desetinné čárky pro 64bitové ovladače, vyvoláno 6. prosince 2009
  23. ^ „Procesor Intel® Celeron® 6305 (mezipaměť 4M, 1,80 GHz, s IPU) Specifikace produktu“. ark.intel.com. Citováno 10. listopadu 2020.
  24. ^ A b C James Reinders (17. července 2014). „Další pokyny pro AVX-512“. Intel. Citováno 3. srpna 2014.
  25. ^ A b „Referenční příručka k programování rozšíření architektury Intel“ (PDF). Intel. Citováno 29. ledna 2014.
  26. ^ A b C d E F G „Rozšíření instrukční sady architektury Intel® a reference k programování budoucích funkcí“. Intel. Citováno 16. října 2017.
  27. ^ "Emulátor Intel® Software Development | Intel® Software". software.intel.com. Citováno 11. června 2016.
  28. ^ „Série vydání GCC 4.9 - Změny, nové funkce a opravy - GNU Project - Free Software Foundation (FSF)“. gcc.gnu.org. Citováno 3. dubna 2017.
  29. ^ „Poznámky k verzi LLVM 3.9 - dokumentace k LLVM 3.9“. releases.llvm.org. Citováno 3. dubna 2017.
  30. ^ „Poznámky k verzi Intel® Parallel Studio XE 2015 Composer Edition C ++ | Software Intel®“. software.intel.com. Citováno 3. dubna 2017.
  31. ^ „Microsoft Visual Studio 2017 podporuje Intel® AVX-512“.
  32. ^ „Poznámky k verzi JDK 9“.
  33. ^ „Poznámky k verzi Go 1.11“.
  34. ^ „Demystifikace automatické vektorizace v Julii“. juliacomputing.com. 27. září 2017. Citováno 11. dubna 2020.
  35. ^ „[ANN] LoopVectorization“. JuliaLang. 1. ledna 2020. Citováno 11. dubna 2020.
  36. ^ „Linux RAID“. LWN. 17. února 2013. Archivovány od originál dne 15. dubna 2013.
  37. ^ „Zlepšení výkonu OpenSSL“. 26. května 2015. Citováno 28. února 2017.
  38. ^ "dav1d: výkon a dokončení prvního vydání". 21. listopadu 2018. Citováno 22. listopadu 2018.
  39. ^ „Aplikace Einstein @ Home“.
  40. ^ „Tensorflow 1.6“.
  41. ^ Novinky ve verzi 19.0 - EmEditor (textový editor)
  42. ^ „MASSIVE X vyžaduje procesor kompatibilní s AVX“. Nativní nástroje. Citováno 29. listopadu 2019.
  43. ^ „Hardwarové požadavky pro Microsoft Teams“. Microsoft. Citováno 17. dubna 2020.
  44. ^ Langdale, Geoff; Lemire, Daniel (2019). Msgstr "Analýza gigabajtů JSON za sekundu". arXiv:1902.08318 [cs.DB ].
  45. ^ A b Lemire, Daniel. „AVX-512: kdy a jak použít tyto nové pokyny“. Blog Daniela Lemire.
  46. ^ BeeOnRope. „Pokyny SIMD snižující frekvenci CPU“. Přetečení zásobníku.
  47. ^ „x86 - AVX 512 vs AVX2 výkon pro jednoduché smyčky zpracování pole“. Přetečení zásobníku.

externí odkazy