UltraSPARC III - UltraSPARC III

Nesmí být zaměňována s UltraSPARC IIi.
UltraSPARC III
KL SUN UltraSparc 3.jpg
Sun UltraSPARC III
Obecná informace
NavrhlSun Microsystems
Výkon
Max. procesor rychlost hodin600 MHz až 900 MHz
Architektura a klasifikace
Sada instrukcíSPARC V9
Fyzické specifikace
Jádra
  • 1
Dějiny
PředchůdceUltraSPARC II
NástupceUltraSPARC IV

The UltraSPARC IIIs krycím názvem „Cheetah“ je mikroprocesor, který implementuje SPARC V9 architektura sady instrukcí (ISA) vyvinutý společností Sun Microsystems a vymyslel Texas Instruments. Byl představen v roce 2001 a pracuje na 600 až 900 MHz. To bylo následováno UltraSPARC IV v roce 2004. Gary Lauterbach byl hlavním architektem.

Dějiny

Při představení na mikroprocesorovém fóru '97 bylo pravděpodobným datem zavedení UltraSPARC III rok 1999 a konkuroval by společnosti Digital Equipment Corporation Alfa 21264 a Intel Itanium (Merced). Nemělo tomu tak být, protože bylo odloženo až do roku 2001. Přesto, že se opozdilo, získalo cenu Analytiků za nejlepší server / pracovní stanici roku 2001 od Zpráva mikroprocesoru pro jeho multiprocesing funkce.

Popis

UltraSPARC III je v pořádku superskalární mikroprocesor. UltraSPARC III byl navržen pro sdílená paměť multiprocesing výkon a má několik funkcí, které napomáhají dosažení tohoto cíle: integrovaný řadič paměti a vyhrazená sběrnice pro více procesů.

Načte až čtyři instrukce za cyklus z mezipaměti instrukcí. Dekódované pokyny se odesílají na dispečink až šestkrát najednou. Expediční jednotka vydá pokyny příslušným prováděcím jednotkám v závislosti na dostupnosti operandu a prostředků. Prostředky pro provedení se skládaly ze dvou aritmetické logické jednotky (ALU), jednotka načítání a ukládání a dvě jednotky s plovoucí desetinnou čárkou. Jedna z ALU může provádět pouze jednoduché celočíselné pokyny a načtení. Dvě jednotky s plovoucí desetinnou čárkou také nejsou stejné. Jeden může provádět pouze jednoduché pokyny, jako je přidávání, zatímco druhý provádí násobení, dělení a druhé odmocniny.

Mezipaměti

UltraSPARC III má rozdělené primární instrukční a datové mezipaměti. Mezipaměť instrukcí má kapacitu 32 KB. Datová mezipaměť má kapacitu 64 KB a je čtyřcestná set-asociativní s 32bajtovou mezipamětí. Externí mezipaměť L2 má maximální kapacitu 8 MB. Je přístupný přes vyhrazenou 256bitovou sběrnici pracující na frekvenci až 200 MHz pro maximální šířku pásma 6,4 GB / s. Mezipaměť je postavena synchronní statická paměť s náhodným přístupem taktovaná na frekvence až 200 MHz. Značky mezipaměti L2 jsou umístěny na čipu, aby bylo možné jej taktovat na taktovací frekvenci mikroprocesoru. To zvyšuje šířku pásma pro přístup ke značkám mezipaměti, což umožňuje UltraSPARC snadno škálovat na vyšší taktovací frekvence. Část zvýšené šířky pásma pro značky mezipaměti je využívána koherenčním provozem mezipaměti, který je vyžadován v systémech s více procesory, ve kterých je UltraSPARC III navržen. Protože maximální kapacita mezipaměti L2 je 8 MB, značky mezipaměti L2 jsou 90 Velikost KB.

Externí rozhraní

Externí rozhraní se skládá ze 128bitové datové sběrnice a 43bitové adresní sběrnice pracující na 150 MHz. Datová sběrnice se nepoužívá k přístupu do paměti, ale do paměti jiných mikroprocesorů a sdílených I / O zařízení.

Řadič paměti

UltraSPARC má integrovaný řadič paměti a implementuje vyhrazenou 128bitovou sběrnici pracující na 150 MHz pro přístup až k 4 GB „místní“ paměti. Integrovaný řadič paměti se používá ke snížení latence a tím ke zlepšení výkonu, na rozdíl od jiných mikroprocesorů UltraSPARC, které tuto funkci používají ke snížení nákladů.

Fyzický

Nástroj UltraSPARC III

UltraSPARC III se skládal ze 16 milionů tranzistorů, z nichž 75% je obsaženo v mezipaměti a značkách. To bylo původně vyrobeno Texas Instruments v procesu C07a, a Komplementární polovodič oxidu kovu (CMOS) proces s velikostí funkce 0,18 μm a šesti úrovněmi hliníkové propojení. V roce 2001 byl vyroben v procesu 0,13 μm s hliníkové propojení. To mu umožnilo pracovat na 750 až 900 MHz. Forma je zabalena pomocí metody Controlled Collapse Chip Connection a je prvním mikroprocesorem Sun, který tak učinil. Na rozdíl od většiny ostatních mikroprocesorů spojených tímto způsobem je většina pájecích hrotů umístěna v obvodovém prstenci, místo aby byla distribuována po matrici. Bylo zabaleno v podložce 1368 pole pozemní sítě (LGA) balíček.

UltraSPARC III Cu

The UltraSPARC III Cus krycím názvem „Cheetah +“ je dalším vývojem původního UltraSPARC III, který pracoval na vyšších taktovacích frekvencích od 1002 do 1 200 MHz. Má velikost matrice 232 mm2 a byl vyroben v 0,13 μm, 7 vrstvách metalizace mědi, Proces CMOS od společnosti Texas Instruments. Byl zabalen v keramickém balení LGA s 1368 pady.

UltraSPARC IIIi

UltraSPARC IIIi s kódovým označením „Jalapeño“ je derivátem UltraSPARC III pro pracovní stanice a low-endové servery (jeden až čtyři procesory) představený v roce 2003. Pracuje na 1064 až 1593 MHz, má mezipaměť L2 a integrovaný řadič paměti a je schopen čtyřcestného multiprocesoru se systémovou sběrnicí bez lepidla optimalizovanou pro tuto funkci. Obsahuje 87,5 milionu tranzistorů a má 178,5 mm2 zemřít. Byl vyroben společností Texas Instruments v 0,13 μm sedmivrstvém kovovém (měděném) CMOS procesu s nízkým dielektrikem.

UltraSPARC IIIi má jednotnou mezipaměť L2 1 MB, která pracuje na polovině taktovací frekvence mikroprocesoru. Jako takový má latenci šesti cyklů a propustnost dvou cyklů. Zátěž pro použití latence je 15 cyklů. Sklad značek je chráněn paritou a data ECC. Pro každý 64bajtový řádek mezipaměti je k dispozici 36 ECC bitů, což umožňuje opravu jednobitových chyb a detekci jakékoli chyby do čtyř bitů. Mezipaměť je čtyřsměrně nastavená jako asociativní, má velikost řádku 64 bajtů a je fyzicky indexována a označena. Používá 2,76 μm2 Buňka SRAM a skládá se z 63 milionů tranzistorů.

Řadič paměti on-die podporuje 256 MB až 16 GB 133 MHz DDR-I SDRAM. Do paměti se přistupuje prostřednictvím 137bitové paměťové sběrnice, z toho 128 bitů pro data a 9 pro ECC. Paměťová sběrnice má maximální šířku pásma 4,2 GB / s. Mikroprocesor byl navržen pro podporu čtyřcestného multiprocesoru. Jbus se používá k připojení až čtyř mikroprocesorů. Jedná se o 128bitovou adresu a datovou multiplexovanou sběrnici, která pracuje na polovině nebo jedné třetině hodinové frekvence mikroprocesoru.

UltraSPARC IIIi +

UltraSPARC IIIi +, s krycím názvem „Serrano“, byl dalším vývojem UltraSPARC IIIi. Jeho zavedení bylo naplánováno na druhou polovinu roku 2005, ale ve stejném roce bylo zrušeno ve prospěch UltraSPARC IV +, UltraSPARC T1 a UltraSPARC T2. Jeho zrušení nebylo známo až do 31. srpna 2006. Vylepšeními byly vyšší taktovací frekvence v rozsahu 2 GHz, větší (4 MB) on-die L2 cache, podpora DDR-333 SDRAM a nová 90 nm proces.

Nástupci

Rodina nebo procesory UltraSPARC III byla následována UltraSPARC IV série.

UltraSPARC IV zkombinoval dvě jádra UltraSPARC III na jeden kus křemíku a nabídl zvýšené taktovací frekvence. Obal CPU byl téměř identický, nabízí rozdíl jednoho pinu, což zjednodušuje výrobu desek a design systému. Některé systémy, které používaly procesory UltraSPARC III, mohly přijímat upgrady procesorů UltraSPARC IV.[Citace je zapotřebí ]

Reference

Viz také