Seznam mikroarchitektur ARM - List of ARM microarchitectures

"ARM8" přeadresuje tady. Pro architekturu ARMv8-A viz ARMv8-A. Pro architekturu ARMv8-R viz ARMv8-R.

Toto je seznam mikroarchitektury založeno na PAŽE rodina instrukční sady navrhl ARM Holdings a třetí strany, seřazené podle verze sady instrukcí ARM, vydání a názvu. V roce 2005 společnost ARM poskytla souhrn mnoha prodejců, kteří implementují jádra ARM do svého designu.[1] Keil také poskytuje poněkud novější shrnutí prodejců procesorů založených na ARM.[2] ARM dále poskytuje graf[3] zobrazení přehledu řady procesorů ARM s výkonem a funkčností versus schopnostmi pro novější rodiny jader ARM.

ARM jádra

Navrhl ARM

Rodina ARMARM architekturaARM jádroVlastnostiMezipaměti (I / D), MMUTypický MIPS @ MHzOdkaz
ARM1ARMv1ARM1První implementaceŽádný
ARM2ARMv2ARM2ARMv2 přidal instrukci MUL (násobení)Žádný4 MIPS @ 8 MHz
0.33 DMIPS / MHz
ARMv2aARM250Integrovaný MEMC (MMU), grafika a I / O procesor. ARMv2a přidal pokyny SWP a SWPB (swap)Žádné, MEMC1a7 MIPS @ 12 MHz
ARM3ARMv2aARM3První integrovaná paměť cache4 KB sjednocený12 MIPS @ 25 MHz
0,50 DMIPS / MHz
ARM6ARMv3ARM60ARMv3 nejprve podporuje 32bitový adresní prostor paměti (dříve 26bitový).
ARMv3M nejprve přidal dlouhé instrukce násobení (32x32 = 64).		Žádný10 MIPS @ 12 MHz
ARM600Jako ARM60, cache a koprocesorová sběrnice (pro jednotku s plovoucí desetinnou čárkou FPA10)4 KB sjednocen28 MIPS @ 33 MHz
ARM610Jako ARM60, mezipaměť, žádná koprocesorová sběrnice4 KB sjednocen17 MIPS @ 20 MHz
0,65 DMIPS / MHz		[4]
ARM7ARMv3ARM7008 KB sjednoceno40 MHz
ARM710Jako ARM700, žádná koprocesorová sběrnice8 KB sjednoceno40 MHz[5]
ARM710aJako ARM7108 KB sjednoceno40 MHz
0,68 DMIPS / MHz
ARM7TARMv4TARM7TDMI (-S)Třístupňový plynovod, palec, ARMv4 jako první zruší starší ARM 26-bit adresováníŽádný15 MIPS @ 16,8 MHz
63 DMIPS @ 70 MHz
ARM710TJako ARM7TDMI, mezipaměť8 KB unified, MMU36 MIPS @ 40 MHz
ARM720TJako ARM7TDMI, mezipaměť8 KB unified, MMU with FCSE (Fast Context Switch Extension)60 MIPS @ 59,8 MHz
ARM740TJako ARM7TDMI, mezipaměťMPU
ARM7EJARMv5TEJARM7EJ-S5stupňový plynovod, Palec, Jazelle DBX, rozšířené pokyny DSPŽádný
ARM8ARMv4ARM8105stupňový kanál, statická predikce větví, paměť s dvojnásobnou šířkou pásma8 KB unifikováno, MMU84 MIPS @ 72 MHz
1,16 DMIPS / MHz		[6][7]
ARM9TARMv4TARM9TDMI5stupňový plynovod, palecŽádný
ARM920TJako ARM9TDMI, mezipaměť16 KB / 16 KB, MMU s FCSE (Fast Context Switch Extension)200 MIPS @ 180 MHz[8]
ARM922TJako ARM9TDMI ukládá do mezipaměti8 KB / 8 KB, MMU
ARM940TJako ARM9TDMI ukládá do mezipaměti4 KB / 4 KB, MPU
ARM9EARMv5TEARM946E-SPalec, vylepšené pokyny DSP, mezipamětiVariabilní, těsně spojené paměti, MPU
ARM966E-SPalec, vylepšené instrukce DSPŽádná mezipaměť, TCM
ARM968E-SJako ARM966E-SŽádná mezipaměť, TCM
ARMv5TEJARM926EJ-SPalec, Jazelle DBX, vylepšené instrukce DSPProměnná, TCM, MMU220 MIPS @ 200 MHz
ARMv5TEARM996HSTaktový procesor, jako ARM966E-SŽádné mezipaměti, TCM, MPU
ARM10EARMv5TEARM1020E6stupňový plynovod, Palec, rozšířené instrukce DSP, (VFP)32 KB / 32 KB, MMU
ARM1022EJako ARM1020E16 KB / 16 KB, MMU
ARMv5TEJARM1026EJ-SPalec, Jazelle DBX, rozšířené instrukce DSP, (VFP)Proměnná, MMU nebo MPU
ARM11ARMv6ARM1136J (F) -S8stupňový plynovod, SIMD, Palec, Jazelle DBX, (VFP), rozšířené pokyny DSP, nezarovnaný přístup do pamětiProměnná, MMU740 @ 532–665 MHz (i.MX31 SoC), 400–528 MHz[9]
ARMv6T2ARM1156T2 (F) -S9stupňový plynovod, SIMD, Thumb-2, (VFP), vylepšené instrukce DSPProměnná, MPU[10]
ARMv6ZARM1176JZ (F) -SJako ARM1136EJ (F) -SProměnná, MMU + TrustZone965 DMIPS @ 772 MHz, až 2600 DMIPS se čtyřmi procesory[11]
ARMv6KARM11MPCoreJako ARM1136EJ (F) -S, 1–4 jádrový SMPProměnná, MMU
SecurCoreARMv6-MSC000Jako Cortex-M00,9 DMIPS / MHz
ARMv4TSC100Jako ARM7TDMI
ARMv7-MSC300Jako Cortex-M31,25 DMIPS / MHz
Cortex-MARMv6-MCortex-M0Profil mikrokontroléru, nejvíce Palec + nějaký Palec-2,[12] hardwarová multiplikační instrukce (volitelně malá), volitelně systémový časovač, volitelně bit-banding paměťVolitelná mezipaměť, žádné TCM, žádné MPU0,84 DMIPS / MHz[13]
Cortex-M0 +Profil mikrokontroléru, nejvíce palec + nějaký palec-2,[12] hardwarová multiplikační instrukce (volitelně malá), volitelně systémový časovač, volitelně bit-banding paměťVolitelná mezipaměť, bez TCM, volitelná MPU s 8 regiony0,93 DMIPS / MHz[14]
Cortex-M1Profil mikrokontroléru, nejvíce palec + nějaký palec-2,[12] hardwarová multiplikační instrukce (volitelně malá), možnost OS přidává ukazatel SVC / banked stack, volitelný systémový časovač, paměť bez bitováníVolitelná mezipaměť, 0–1024 kB I-TCM, 0–1024 kB D-TCM, bez MPU136 DMIPS @ 170 MHz,[15] (0,8 DMIPS / MHz v závislosti na FPGA)[16][17]
ARMv7-MCortex-M3Profil mikrokontroléru, palec / palec-2, hardwarové instrukce pro násobení a dělení, volitelná paměť pro dělení bitůVolitelná mezipaměť, bez TCM, volitelná MPU s 8 regiony1,25 DMIPS / MHz[18]
ARMv7E-MCortex-M4Profil mikrokontroléru, palec / palec-2 / DSP / volitelná přesnost VFPv4-SP FPU, hardware instrukce pro násobení a dělení, volitelná paměť pro dělení bitůVolitelná mezipaměť, bez TCM, volitelná MPU s 8 regiony1,25 DMIPS / MHz (1,27 w / FPU)[19]
Cortex-M7Profil mikrokontroléru, palec / palec-2 / DSP / volitelná jednoduchá a dvojitá přesnost VFPv5 FPU, hardware znásobuje a dělí pokyny0–64 KB I-cache, 0−64 KB D-cache, 0–16 MB I-TCM, 0–16 MB D-TCM (všechny tyto s volitelným ECC), volitelná MPU s 8 nebo 16 regiony2,14 DMIPS / MHz[20]
Základní linie ARMv8-MCortex-M23Profil mikrokontroléru, palec-1 (většina), palec-2 (některé), rozdělení, TrustZoneVolitelná mezipaměť, bez TCM, volitelná MPU se 16 regiony0,99 DMIPS / MHz[21]
ARMv8-M MainlineCortex-M33Profil mikrokontroléru, palec-1, palec-2, nasycený, DSP, rozdělení, FPU (SP), TrustZone, koprocesorVolitelná mezipaměť, bez TCM, volitelná MPU se 16 regiony1,50 DMIPS / MHz[22]
Cortex-M35PProfil mikrokontroléru, palec-1, palec-2, nasycený, DSP, rozdělení, FPU (SP), TrustZone, koprocesorIntegrovaná mezipaměť (s možností 2–16 KB), I-cache, bez TCM, volitelně MPU s 16 regiony1,50 DMIPS / MHz[23]
ARMv8.1-M MainlineCortex-M55[24]
Cortex-RARMv7-RCortex-R4Profil v reálném čase, palec / palec-2 / DSP / volitelně VFPv3 FPU, hardwarové násobení a volitelné pokyny pro dělení, volitelná parita a ECC pro interní sběrnice / mezipaměť / TCM, 8stupňový dvoujádrový běh lockstep s chybovou logikou0–64 KB / 0–64 KB, 0–2 z 0–8MB TCM, opt. MPU s 8/12 regiony1,67 DMIPS / MHz[25][26]
Cortex-R5Profil v reálném čase, Palec / Palec-2 / DSP / volitelně VFPv3 FPU a přesnost, hardwarové násobení a volitelné dělící instrukce, volitelná parita a ECC pro interní sběrnice / mezipaměť / TCM, 8stupňový duální dvoujádrový běžící zámek s logika poruch / volitelně jako 2 nezávislá jádra, periferní port s nízkou latencí (LLPP), koherenční port akcelerátoru (ACP)[27]0–64 KB / 0–64 KB, 0–2 z 0–8 MB TCM, opt. MPU s regiony 12/161,67 DMIPS / MHz[25][28]
Cortex-R7Profil v reálném čase, Palec / Palec-2 / DSP / volitelně VFPv3 FPU a přesnost, hardwarové násobení a volitelné pokyny pro dělení, volitelná parita a ECC pro interní sběrnice / mezipaměť / TCM, jednostupňový dvoujádrový běžící zámek s logika poruch / spuštění mimo objednávku / dynamické přejmenování registrace / volitelně jako 2 nezávislá jádra, periferní port s nízkou latencí (LLPP), ACP[27]0–64 KB / 0–64 KB,? 0–128 KB TCM, opt. MPU s 16 regiony2,50 DMIPS / MHz[25][29]
Cortex-R8Bude upřesněno0–64 KB / 0–64 KB L1, 0–1 / 0–1 MB TCM, opt MPU s 24 regiony2,50 DMIPS / MHz[25][30]
ARMv8-RCortex-R52Bude upřesněno0–32 KB / 0–32 KB L1, 0–1 / 0–1 MB TCM, opt MPU s 24 + 24 regiony2,16 DMIPS / MHz[31][32]
Cortex-R82Bude upřesněno16–128 KB / 16–64 KB L1, 64K – 1 MB L2, 0,16–1 / 0,16–1 MB TCM,

opt MPU s 32 + 32 regiony

3,41 DMIPS / MHz[33][34]
Cortex-A
(32 bitů)		ARMv7-ACortex-A5Profil aplikace, ARM / Palec / Palec-2 / DSP / SIMD / Volitelně VFPv4-D16 FPU / Volitelně NEON / Jazelle RCT a DBX, 1–4 jádra / volitelně MPCore, řídicí jednotka snoop (SCU), generický řadič přerušení (GIC), port koherence akcelerátoru (ACP)4–64 KB / 4−64 KB L1, MMU + TrustZone1,57 DMIPS / MHz na jádro[35]
Cortex-A7Aplikační profil, ARM / Palec / Palec-2 / DSP / VFPv4 FPU / NEON / Jazelle RCT a virtualizace DBX / Hardware, provádění v pořadí, superskalární, 1–4 jádra SMP, MPCore, velká rozšíření fyzické adresy (LPAE), řídicí jednotka snoop (SCU), řadič generického přerušení (GIC), architektura a sada funkcí jsou identické s A15, 8–10 stupňový kanál, nízkonapěťový design[36]8−64 KB / 8−64 KB L1, 0–1 MB L2, MMU + TrustZone1,9 DMIPS / MHz na jádro[37]
Cortex-A8Profil aplikace, ARM / Palec / Palec-2 / VFPv3 FPU / NEON / Jazelle RCT a DAC, 13stupňový superskalární potrubí16–32 KB / 16–32 KB L1, 0–1 MB L2 opt. ECC, MMU + TrustZoneAž 2000 (2,0 DMIPS / MHz při rychlosti od 600 MHz do vyšší než 1GHz )[38]
Cortex-A9Profil aplikace, ARM / Palec / Palec-2 / DSP / Volitelné VFPv3 FPU / Volitelné NEON / Jazelle RCT a DBX, mimo provoz spekulativní problém superskalární, 1–4 jádra SMP, MPCore, řídicí jednotka snoop (SCU), generický řadič přerušení (GIC), koherenční port akcelerátoru (ACP)16–64 KB / 16–64 KB L1, 0–8 MB L2 opt. parita, MMU + TrustZone2,5 DMIPS / MHz na jádro, 10 000 DMIPS @ 2 GHz na TSMC s optimalizovaným výkonem 40G (dvoujádrový)[39]
Cortex-A12Aplikační profil, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / hardwarová virtualizace, mimo provoz spekulativní problém superskalární, 1–4 jádra SMP, velká rozšíření fyzické adresy (LPAE), řídicí jednotka snoop (SCU), řadič obecného přerušení (GIC), koherenční port akcelerátoru (ACP)32−64 kB3,0 DMIPS / MHz na jádro[40]
Cortex-A15Aplikační profil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / integer divide / fused MAC / Jazelle RCT / hardware virtualizace, mimo provoz spekulativní problém superskalární, 1–4 SMP jádra, MPCore, velká rozšíření fyzické adresy (LPAE), řídicí jednotka snoop (SCU), generický řadič přerušení (GIC), ACP, 15-24 stupňový kanál[36]32 KB s paritou / 32 KB s /ECC L1, 0–4 MB L2, L2 má ECC, MMU + TrustZoneAlespoň 3,5 DMIPS / MHz na jádro (až 4,01 DMIPS / MHz v závislosti na implementaci)[41][42]
Cortex-A17Aplikační profil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / integer divide / fused MAC / Jazelle RCT / hardware virtualizace, mimo provoz spekulativní problém superskalární, 1–4 SMP jádra, MPCore, velká rozšíření fyzické adresy (LPAE), řídicí jednotka snoop (SCU), řadič generického přerušení (GIC), ACP32 KB L1, 256 KB – 8 MB L2 s volitelným ECC2,8 DMIPS / MHz[43]
ARMv8-ACortex-A32Profil aplikace, AArch32, 1–4 jádra SMP, TrustZone, NEON advanced SIMD, VFPv4, virtualizace hardwaru, duální vydání, potrubí v pořadí8–64 KB s volitelnou paritou / 8–64 KB s volitelnou ECC L1 na jádro, 128 KB – 1 MB L2 s volitelnou ECC sdílená[44]
Cortex-A
(64bitová)		ARMv8-ACortex-A34Profil aplikace, AArch64, 1–4 jádra SMP, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, dekódování 2 šířky, potrubí v pořadí8−64 KB s paritou / 8−64 KB s ECC L1 na jádro, 128 KB – 1 MB L2 sdílené, 40bitové fyzické adresy[45]
Cortex-A35Profil aplikace, AArch32 a AArch64, jádra 1–4 SMP, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, dekódování 2 šířky, potrubí v pořadí8−64 KB s paritou / 8−64 KB s ECC L1 na jádro, 128 KB – 1 MB L2 sdílené, 40bitové fyzické adresy1,78 DMIPS / MHz[46]
Cortex-A53Profil aplikace, AArch32 a AArch64, 1–4 SMP jádra, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, dekódování 2 šířky, potrubí v pořadí8−64 KB s paritou / 8−64 KB s ECC L1 na jádro, 128 KB – 2 MB L2 sdílené, 40bitové fyzické adresy2,3 DMIPS / MHz[47]
Cortex-A57Aplikační profil, AArch32 a AArch64, jádra 1–4 SMP, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, superškálek dekódování o šířce 3, hluboce mimo pořadí48 KB s DED paritou / 32 KB s ECC L1 na jádro; 512 KB – 2 MB L2 sdílené s ECC; 44bitové fyzické adresy4,1–4,5 DMIPS / MHz[48][49][50]
Cortex-A72Aplikační profil, AArch32 a AArch64, 1–4 SMP jádra, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, superskalární 3-šířka, potrubí hluboko mimo pořadí48 KB s DED paritou / 32 KB s ECC L1 na jádro; 512 KB – 2 MB L2 sdílené s ECC; 44bitové fyzické adresy4,7 DMIPS / MHz[51]
Cortex-A73Profil aplikace, AArch32 a AArch64, jádra 1–4 SMP, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, superskalární 2 šířky, hluboce mimo pořadí64 KB / 32−64 KB L1 na jádro, 256 KB – 8 MB L2 sdílené s volitelným ECC, 44bitové fyzické adresy4,8 DMIPS / MHz[52][53]
ARMv8.2-ACortex-A55Profil aplikace, AArch32 a AArch64, 1–8 SMP jader, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, dekódování 2 šířky, potrubí v pořadí[54]16−64 KB / 16−64 KB L1, 256 KB L2 na jádro, 4 MB L3 sdílené[55]
Cortex-A65Aplikační profil, AArch64, 1–8 SMP jader, TrustZone, NEON advanced SIMD, VFPv4, virtualizace hardwaru, 2-široký dekódovací superskalární, problém se 3 šířkami, potrubí mimo pořadí, SMT[56]
Cortex-A65AEJako ARM Cortex-A65 přidává dvoujádrový lockstep pro bezpečnostní aplikace64/64 KB L1, 256 KB L2 na jádro, 4 MB L3 sdílené[57]
Cortex-A75Aplikační profil, AArch32 a AArch64, 1–8 SMP jader, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, superškálek dekódování 3 šířky, hluboce mimo pořadí[58]64/64 KB L1, 512 KB L2 na jádro, 4 MB L3 sdílené[59]
Cortex-A76Aplikační profil, AArch32 (pouze na privilegované úrovni nebo EL0) a AArch64, 1–4 SMP jádra, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, 4-šířkový dekódovací superskalární, 8-cestný problém, 13-stupňový kanál, hluboko mimo potrubí objednávky[60]64/64 KB L1, 256−512 KB L2 na jádro, 512 KB −4 MB L3 sdílené[61]
Cortex-A76AEJako ARM Cortex-A76 přidává dvoujádrový lockstep pro bezpečnostní aplikace[62]
Cortex-A77Aplikační profil, AArch32 (pouze na privilegované úrovni nebo EL0) a AArch64, 1–4 SMP jádra, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, superskalární dekódování 4 šířky, načítání instrukcí 6 šířky, problém 12 směrů, 13stupňový plynovod, hluboce mimo pořadí potrubí[60]1,5K L0 MOPs cache, 64/64 KB L1, 256−512 KB L2 na jádro, 512 KB − 4 MB L3 sdílené[63]
Cortex-A78[64]
Cortex-A78AEJako ARM Cortex-A78 přidává dvoujádrový lockstep pro bezpečnostní aplikace[65]
Cortex-X1Výkonově vyladěná varianta Cortex-A78
Cortex-A78C[66]
NeoverseNeoverse N1Aplikační profil, AArch32 (pouze na privilegované úrovni nebo EL0) a AArch64, 1–4 SMP jádra, TrustZone, NEON advanced SIMD, VFPv4, hardwarová virtualizace, superskalární dekódování 4 šířky, 8pásmový expedice / vydání, 13stupňový kanál, hluboce mimo pořadí potrubí[60]64/64 KB L1, 512−1024 KB L2 na jádro, 2−128 MB L3 sdílené, 128 MB mezipaměť na úrovni systému[67]
Neoverse E1Aplikační profil, AArch64, 1–8 SMP jader, TrustZone, NEON advanced SIMD, VFPv4, virtualizace hardwaru, 2-široký dekódovací superskalární, problém se 3 šířkami, 10stupňový kanál, kanál mimo pořadí, SMT32−64 KB / 32−64 KB L1, 256 KB L2 na jádro, 4 MB L3 sdílené[68]
Rodina ARMARM architekturaARM jádroVlastnostiCache (I / D), MMUTypický MIPS @ MHzOdkaz

Vzhledem k tomu, že Dhrystone je syntetická referenční hodnota vyvinutá v 80. letech, již nereprezentuje převládající pracovní zátěž - používejte opatrně.

Navrženo třetími stranami

Tato jádra implementují sadu instrukcí ARM a byla vyvinuta nezávisle společnostmi s architektonickou licencí od ARM.

Základní rodinaSada instrukcíMikroarchitekturaVlastnostiCache (I / D), MMUTypický MIPS @ MHz
StrongARM
(Digitální )		ARMv4SA-1105stupňový plynovod16 KB / 16 KB, MMU100–233 MHz
1,0 DMIPS / MHz
SA-1100derivát SA-11016 KB / 8 KB, MMU
Faraday[69]
(Technologie Faraday )		ARMv4FA5106stupňový plynovodMezipaměť až 32 KB / 32 KB, MPU1,26 DMIPS / MHz
100–200 MHz
FA526Mezipaměť až 32 KB / 32 KB, MMU1,26 MIPS / MHz
166–300 MHz
FA6268stupňový plynovodMezipaměť 32 KB / 32 KB, MMU1,35 DMIPS / MHz
500 MHz
ARMv5TEFA606TE5stupňový plynovodŽádná mezipaměť, žádné MMU1,22 DMIPS / MHz
200 MHz
FA626TE8stupňový plynovodMezipaměť 32 KB / 32 KB, MMU1,43 MIPS / MHz
800 MHz
FMP626TE8stupňový plynovod, SMP1,43 MIPS / MHz
500 MHz
FA726TE13stupňový plynovod, dvojí vydání2,4 DMIPS / MHz
1 000 MHz
XScale
(Intel / Marvell )		ARMv5TEXScale7stupňový kanál, Palec, rozšířené pokyny DSP32 KB / 32 KB, MMU133–400 MHz
BulverdeBezdrátový MMX, bezdrátový SpeedStep přidané32 KB / 32 KB, MMU312–624 MHz
Monahans[70]Přidána bezdrátová MMX232 KB / 32 KB L1, volitelná mezipaměť L2 až 512 KB, MMUAž 1,25 GHz
Sheeva
(Marvell)		ARMv5Feroceon5–8 stupňový plynovod, jedno vydání16 KB / 16 KB, MMU600–2000 MHz
Jolteon5–8 stupňový plynovod, dvojí vydání32 KB / 32 KB, MMU
PJ1 (Mohawk)5–8 stupňový plynovod, jedno vydání, Wireless MMX232 KB / 32 KB, MMU1,46 DMIPS / MHz
1,06 GHz
ARMv6 / ARMv7-APJ46–9 stupňový plynovod, duální vydání, Wireless MMX2, SMP32 KB / 32 KB, MMU2,41 DMIPS / MHz
1,6 GHz
Hledík
(Qualcomm )		ARMv7-AŠtír[71]1 nebo 2 jádra. ARM / Palec / Palec-2 / DSP / SIMD / VFPv3 FPU / NEON (šířka 128 bitů)256 KB L2 na jádro2,1 DMIPS / MHz na jádro
Krait[71]1, 2 nebo 4 jádra. ARM / Palec / Palec-2 / DSP / SIMD / VFPv4 FPU / NEON (šířka 128 bitů)4 KB / 4 KB L0, 16 KB / 16 KB L1, 512 KB L2 na jádro3,3 DMIPS / MHz na jádro
ARMv8-AKryo[72]4 jádra.?Až 2,2 GHz

(6,3 DMIPS / MHz)

Sekera
(Jablko )		ARMv7-ARychlý[73]2 jádra. ARM / Palec / Palec-2 / DSP / SIMD / VFPv4 FPU / NEONL1: 32 KB / 32 KB, L2: 1 MB3,5 DMIPS / MHz na jádro
ARMv8-ACyklón[74]2 jádra. ARM / Palec / Palec-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64. Mimo provoz, superskalární.L1: 64 KB / 64 KB, L2: 1 MB, L3: 4 MB1,3 nebo 1,4 GHz
ARMv8-ATajfun[74][75]2 nebo 3 jádra. ARM / Palec / Palec-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64L1: 64 KB / 64 KB, L2: 1 MB nebo 2 MB, L3: 4 MB1,4 nebo 1,5 GHz
ARMv8-ATwister[76]2 jádra. ARM / Palec / Palec-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64L1: 64 KB / 64 KB, L2: 2 MB, L3: 4 MB nebo 0 MB1,85 nebo 2,26 GHz
ARMv8.1-AHurikán a Zephyr[77]Hurikán: 2 nebo 3 jádra. AArch64, 6-dekódování, 6-vydání, 9-široký, superskalární, mimo pořadí
Zephyr: 2 nebo 3 jádra. AArch64.		L1: 64 KB / 64 KB, L2: 3 MB nebo 8 MB, L3: 4 MB nebo 0 MB2,34 nebo 2,38 GHz
ARMv8.2-AMonzun a Mistral[78]Monzun: 2 jádra. AArch64, 7-dekódování,? -Vydání, 11-široký, superskalární, mimo pořadí
Mistral: 4 jádra. AArch64, out-of-order, superskalární. Na základě Swiftu.		L1I: 128 KB, L1D: 64 KB, L2: 8 MB, L3: 4 MB2,39 GHz
ARMv8.3-AVortex a Tempest[79]Vortex: 2 nebo 4 jádra. AArch64, 7-dekódování,? -Vydání, 11-široký, superskalární, mimo pořadí
Bouře: 4 jádra. AArch64, 3 dekódování, mimo pořadí, superskalární. Na základě Swiftu.		L1: 128 KB / 128 KB, L2: 8 MB, L3: 8 MB2,5 GHz
ARMv8.4-ABlesk a hrom[80]Blesk: 2 jádra. AArch64, 7-dekódování,? -Vydání, 11-široký, superskalární, mimo pořadí
Hrom: 4 jádra. AArch64, out-of-order, superskalární.		L1: 128 KB / 128 KB, L2: 8 MB, L3: 16 MB2,66 GHz
X-gen
(Applied Micro )		ARMv8-AX-gen64bitový, čtyřjádrový, SMP, 64 jader[81]Mezipaměť, MMU, virtualizace3 GHz (4,2 DMIPS / MHz na jádro)
Denver
(Nvidia )		ARMv8-ADenver[82][83]2 jádra. AArch64, Široký 7 superskalární v pořadí, dynamická optimalizace kódu, 128 MB optimalizační mezipaměť,
Denver1: 28nm, Denver2: 16nm		128 kB I-cache / 64 KB D-cacheAž 2,5 GHz
Carmel
(Nvidia )		ARMv8.2-ACarmel[84][85]2 jádra. AArch64, 10-široký superskalární v pořádku, dynamická optimalizace kódu,? MB optimalizační mezipaměť,
funkční bezpečnost, dvojí provedení, parita a ECC		? KB I-cache /? KB D-cacheAž do ? GHz
ThunderX
(Cavium )		ARMv8-AThunderX64bitová, se dvěma modely s jádry 8–16 nebo 24–48 (× 2 w / dva čipy)?Až 2,2 GHz
K12
(AMD )		ARMv8-AK12[86]???
Exynos
(Samsung )		ARMv8-AM1 / M2 („Mongoose“)[87]4 jádra. AArch64, 4-široký, čtyřnásobný, superskalární, mimo pořadí64 kB I-cache / 32 KB D-cache, L2: 16-way shared 2 MB5,1 DMIPS / MHz

(2,6 GHz)

ARMv8-AM3 („Surikata“)[88]4 jádra, AArch64, 6-dekódování, 6-vydání, 6-široký. superskalární, mimo provoz64 KB I-cache / 32 KB D-cache, L2: 8-way private 512 KB, L3: 16-way shared 4 MB?
ARMv8.2-AM4 („gepard“)2 jádra, AArch64, 6-dekódování, 6-vydání, 6-široký. superskalární, mimo provoz64 KB I-cache / 32 KB D-cache, L2: 8-way private 512 KB, L3: 16-way shared 4 MB?

Časová osa jádra ARM

Následující tabulka uvádí každé jádro do roku, kdy bylo oznámeno.[89][90] Jádra před ARM7 nejsou v této tabulce zahrnuta.

RokKlasická jádraCortex jádraNeoverse jádra
ARM7ARM8ARM9ARM10ARM11MikrokontrolérReálný časaplikace
(32 bitů)		aplikace
(64bitová)		aplikace
(64bitová)
1993ARM700
1994ARM710
ARM7DI
ARM7TDMI
1995ARM710a
1996ARM810
1997ARM710T
ARM720T
ARM740T
1998ARM9TDMI
ARM940T
1999ARM9E-S
ARM966E-S
2000ARM920T
ARM922T
ARM946E-S		ARM1020T
2001ARM7TDMI-S
ARM7EJ-S		ARM9EJ-S
ARM926EJ-S		ARM1020E
ARM1022E
2002ARM1026EJ-SARM1136J (F) -S
2003ARM968E-SARM1156T2 (F) -S
ARM1176JZ (F) -S
2004Cortex-M3
2005ARM11MPCoreCortex-A8
2006ARM996HS
2007Cortex-M1Cortex-A9
2008
2009Cortex-M0Cortex-A5
2010Cortex-M4 (F)Cortex-A15
2011Cortex-R4
Cortex-R5
Cortex-R7		Cortex-A7
2012Cortex-M0 +Cortex-A53
Cortex-A57
2013Cortex-A12
2014Cortex-M7 (F)Cortex-A17
2015Cortex-A35
Cortex-A72
2016Cortex-M23
Cortex-M33 (F)		Cortex-R8
Cortex-R52		Cortex-A32Cortex-A73
2017Cortex-A55
Cortex-A75
2018Cortex-M35P (F)Cortex-A65AE
Cortex-A76
Cortex-A76AE
2019Cortex-A77Neoverse E1
Neoverse N1
2020Cortex-M55 (F)Cortex-R82Cortex-A78
Cortex-X1[91]

Viz také

Reference

  1. ^ „Standardní produkty poháněné ARM“ (PDF). 2005. Archivovány od originál (PDF) dne 20. října 2017. Citováno 23. prosince 2017.
  2. ^ ARM Ltd a ARM Germany GmbH. „Databáze zařízení“. Keil. Archivováno z původního dne 10. ledna 2011. Citováno 6. ledna 2011.
  3. ^ "Procesory". PAŽE. 2011. Archivováno z původního dne 17. ledna 2011. Citováno 6. ledna 2011.
  4. ^ „Datový list ARM610“ (PDF). ARM Holdings. Srpna 1993. Citováno 29. ledna 2019.
  5. ^ „Datový list ARM710“ (PDF). ARM Holdings. Červenec 1994. Citováno 29. ledna 2019.
  6. ^ ARM Holdings (7. srpna 1996). „ARM810 - Tanec do rytmu jiného bubnu“ (PDF). Hot Chips. Archivováno (PDF) z původního dne 24. prosince 2018. Citováno 14. listopadu 2018.
  7. ^ „Technologie VLSI nyní dodává ARM810“. EE Times. 26. srpna 1996. Archivováno z původního dne 26. září 2013. Citováno 21. září 2013.
  8. ^ Registr 13, registr FCSE PID Archivováno 7. července 2011 v Wayback Machine ARM920T Technická referenční příručka
  9. ^ „ARM1136J (F) -S - ARM Processor“. Arm.com. Archivovány od originál dne 21. března 2009. Citováno 18. dubna 2009.
  10. ^ „Procesor ARM1156“. Držení paží. Archivovány od originál dne 13. února 2010.
  11. ^ „Rodina procesorů ARM11“. PAŽE. Archivováno z původního dne 15. ledna 2011. Citováno 12. prosince 2010.
  12. ^ A b C "Sada instrukcí Cortex-M0 / M0 + / M1; ARM Holding". Archivovány od originál dne 18. dubna 2013.
  13. ^ "Cortex-M0". Arm Developer. Citováno 23. září 2020.
  14. ^ „Cortex-M0 +“. Arm Developer. Citováno 23. září 2020.
  15. ^ „ARM rozšiřuje rodinu Cortex o první procesor optimalizovaný pro FPGA“ (Tisková zpráva). ARM Holdings. 19. března 2007. Archivováno z původního dne 5. května 2007. Citováno 11. dubna 2007.
  16. ^ „ARM Cortex-M1“. Web produktu ARM. Archivováno z původního dne 1. dubna 2007. Citováno 11. dubna 2007.
  17. ^ "Cortex-M1". Arm Developer. Citováno 23. září 2020.
  18. ^ "Cortex-M3". Arm Developer. Citováno 23. září 2020.
  19. ^ „Cortex-M4“. Arm Developer. Citováno 23. září 2020.
  20. ^ „Cortex-M7“. Arm Developer. Citováno 23. září 2020.
  21. ^ "Cortex-M23". Arm Developer. Citováno 23. září 2020.
  22. ^ "Cortex-M33". Arm Developer. Citováno 23. září 2020.
  23. ^ „Cortex-M35P“. Arm Developer. Archivováno z původního dne 8. května 2019. Citováno 29. dubna 2019.
  24. ^ "Cortex-M55". Arm Developer. Citováno 28. září 2020.
  25. ^ A b C d "Cortex-R - Arm Developer". ARM vývojář. Arm Ltd. Archivováno z původního dne 30. března 2018. Citováno 29. března 2018.
  26. ^ "Cortex-R4". Arm Developer. Citováno 23. září 2020.
  27. ^ A b „Tisková zpráva Cortex-R5 a Cortex-R7; ARM Holdings; 31. ledna 2011“. Archivováno z původního dne 7. července 2011. Citováno 13. června 2011.
  28. ^ "Cortex-R5". Arm Developer. Citováno 23. září 2020.
  29. ^ "Cortex-R7". Arm Developer. Citováno 23. září 2020.
  30. ^ "Cortex-R8". Arm Developer. Citováno 23. září 2020.
  31. ^ "Cortex-R". Arm Developer. Archivováno z původního dne 30. března 2018. Citováno 26. října 2018.
  32. ^ "Cortex-R52". Arm Developer. Archivováno z původního dne 26. října 2018. Citováno 26. října 2018.
  33. ^ "Cortex-R82". Arm Developer. Citováno 30. září 2020.
  34. ^ "Arm Cortex-R srovnání Table_v2" (PDF). ARM vývojář. 2020. Citováno 30. září 2020.
  35. ^ „Cortex-A5“. Arm Developer. Citováno 23. září 2020.
  36. ^ A b „Hluboko uvnitř nového zabijáka Intel ARM“. Registrace. 20. října 2011. Archivováno z původního dne 10. srpna 2017. Citováno 10. srpna 2017.
  37. ^ „Cortex-A7“. Arm Developer. Citováno 23. září 2020.
  38. ^ „Cortex-A8“. Arm Developer. Citováno 23. září 2020.
  39. ^ „Cortex-A9“. Arm Developer. Citováno 23. září 2020.
  40. ^ „Souhrn Cortex-A12; ARM Holdings“. Archivovány od originál dne 7. června 2013. Citováno 3. června 2013.
  41. ^ „Exkluzivní: ARM Cortex-A15„ 40 procent “rychlejší než Cortex-A9 | ITProPortal.com“. Archivovány od originál dne 21. července 2011. Citováno 13. června 2011.
  42. ^ „Cortex-A15“. Arm Developer. Citováno 23. září 2020.
  43. ^ „Cortex-A17“. Arm Developer. Citováno 23. září 2020.
  44. ^ „Cortex-A32“. Arm Developer. Citováno 23. září 2020.
  45. ^ „Cortex-A34“. Arm Developer. Citováno 11. října 2019.
  46. ^ „Cortex-A35“. Arm Developer. Citováno 23. září 2020.
  47. ^ „Cortex-A53“. Arm Developer. Citováno 23. září 2020.
  48. ^ "Cortex-Ax vs výkon". Archivováno z původního dne 15. června 2017. Citováno 5. května 2017.
  49. ^ „Relativní výkon 32bitových a 64bitových jader ARM Cortex-A“. Archivováno z původního dne 1. května 2017. Citováno 5. května 2017.
  50. ^ „Cortex-A57“. Arm Developer. Citováno 23. září 2020.
  51. ^ „Cortex-A72“. Arm Developer. Citováno 23. září 2020.
  52. ^ "Cortex-Ax vs výkon". Archivováno z původního dne 15. června 2017. Citováno 5. května 2017.
  53. ^ „Cortex-A73“. Arm Developer. Citováno 23. září 2020.
  54. ^ „Hardware.Info Nederland“. nl.hardware.info (v holandštině). Archivováno z původního dne 24. prosince 2018. Citováno 27. listopadu 2017.
  55. ^ „Cortex-A55“. Arm Developer. Citováno 23. září 2020.
  56. ^ „Cortex-A65“. Arm Developer. Citováno 3. října 2020.
  57. ^ „Cortex-A65AE“. Arm Developer. Citováno 11. října 2019.
  58. ^ „Hardware.Info Nederland“. nl.hardware.info (v holandštině). Archivováno z původního dne 24. prosince 2018. Citováno 27. listopadu 2017.
  59. ^ „Cortex-A75“. Arm Developer. Citováno 23. září 2020.
  60. ^ A b C „Odhalení CPU Arm Cortex-A76: Zaměřte se na vrchol po dobu 7 nm“. AnandTech. Archivováno z původního dne 16. listopadu 2018. Citováno 15. listopadu 2018.
  61. ^ „Cortex-A76“. Arm Developer. Citováno 23. září 2020.
  62. ^ „Cortex-A76AE“. Arm Developer. Citováno 29. září 2020.
  63. ^ „Cortex-A77“. Arm Developer. Citováno 16. června 2019.
  64. ^ „Cortex-A78“. Arm Developer. Citováno 29. září 2020.
  65. ^ „Cortex-A78AE“. Arm Developer. Citováno 30. září 2020.
  66. ^ „Cortex-A78C“. Arm Developer. Citováno 26. listopadu 2020.
  67. ^ „Neoverse N1“. Arm Developer. Citováno 16. června 2019.
  68. ^ „Neoverse E1“. Arm Developer. Citováno 3. října 2020.
  69. ^ „Jádra procesoru“. Technologie Faraday. Archivovány od originál dne 19. února 2015. Citováno 19. února 2015.
  70. ^ „Mikroarchitektura Intel XScale 3. generace: Příručka pro vývojáře“ (PDF). download.intel.com. Intel. Květen 2007. Archivováno (PDF) z původního dne 25. února 2008. Citováno 2. prosince 2010.
  71. ^ A b „Nový Snapdragon S4 od Qualcommu: Prozkoumána MSM8960 a Krait Architecture“. AnandTech. Citováno 23. září 2020.
  72. ^ „Snapdragon 820 a Kryo CPU: heterogenní výpočetní technika a role vlastního výpočtu“. Qualcomm. 2. září 2015. Archivováno z původního dne 5. září 2015. Citováno 6. září 2015.
  73. ^ Lal Shimpi, Anand (15. září 2012). „A6 SoC pro iPhone 5: Ne A15 nebo A9, místo toho vlastní Apple Core“. AnandTech. Archivováno z původního dne 15. září 2012. Citováno 15. září 2012.
  74. ^ A b Smith, Ryan (11. listopadu 2014). „GPU Apple A8X - GAX6850, ještě lepší, než jsem si myslel“. AnandTech. Archivováno z původního dne 30. listopadu 2014. Citováno 29. listopadu 2014.
  75. ^ Chester, Brandon (15. července 2015). „Apple obnovuje iPod Touch s A8 SoC a novými fotoaparáty“. AnandTech. Archivováno z původního dne 5. září 2015. Citováno 11. září 2015.
  76. ^ Ho, Joshua (28. září 2015). „Předběžné výsledky pro iPhone 6s a iPhone 6s Plus“. AnandTech. Archivováno z původního dne 26. května 2016. Citováno 18. prosince 2015.
  77. ^ Ho, Joshua (28. září 2015). „Recenze pro iPhone 7 a iPhone 7 Plus“. AnandTech. Archivováno z původního dne 14. září 2017. Citováno 14. září 2017.
  78. ^ „A11 Bionic - Apple“. WikiChip. Citováno 1. února 2019.
  79. ^ „Recenze iPhone XS a XS Max: Odhalení silikonových tajemství“. AnandTech. Archivováno z původního dne 12. února 2019. Citováno 11. února 2019.
  80. ^ Frumusanu, Andrei. „Recenze Apple iPhone 11, 11 Pro a 11 Pro Max: výkon, baterie a fotoaparát zvýšeny“. AnandTech. Citováno 20. října 2019.
  81. ^ „64jádrový čip AppliedMicro by mohl vyvolat válečnou kopii ARM jádra“. Archivováno z původního dne 21. srpna 2014. Citováno 21. srpna 2014.
  82. ^ „Zveřejnění NVIDIA Denver Hot Chips“. Archivováno z původního dne 5. prosince 2014. Citováno 29. listopadu 2014.
  83. ^ „Míle vysoký milník: Tegra K1„ Denver “bude prvním 64bitovým procesorem ARM pro Android“. Archivováno z původního dne 12. srpna 2014. Citováno 29. listopadu 2014.
  84. ^ „Drive Xavier für autonome Autos wird ausgeliefert“ (v němčině). Archivováno z původního dne 5. března 2018. Citováno 5. března 2018.
  85. ^ „NVIDIA Drive Xavier SOC Detailní - zázrak inženýrství, dosud největší a nejkomplexnější návrh SOC s 9 miliardami tranzistorů“. Archivováno z původního dne 24. února 2018. Citováno 5. března 2018.
  86. ^ „AMD oznamuje jádro K12: Vlastní 64bitový design ARM v roce 2016“. Archivováno z původního dne 26. června 2015. Citováno 26. června 2015.
  87. ^ „Samsung oznamuje Exynos 8890 s modemem Cat.12 / 13 a vlastním procesorem“. AnandTech. Citováno 23. září 2020.
  88. ^ „Hot Chips 2018: Samsung Exynos-M3 CPU Architecture Deep Dive“. AnandTech. Archivováno z původního dne 20. srpna 2018. Citováno 20. srpna 2018.
  89. ^ „Milníky společnosti ARM“. Archivováno z původního dne 28. března 2014. Citováno 6. dubna 2014.
  90. ^ „Tiskové zprávy ARM“. Archivováno z původního dne 9. dubna 2014. Citováno 6. dubna 2014.
  91. ^ https://www.anandtech.com/show/15813/arm-cortex-a78-cortex-x1-cpu-ip-diverging

Další čtení

Viz také: Seznam knih o ARM Cortex-M