Porovnání jader ARMv8-A - Comparison of ARMv8-A cores - Wikipedia

Toto je tabulka 64 / 32 bitů ARMv8-A jádra architektury porovnávající mikroarchitektury, které implementují AArch64 instrukční sada a jeho povinná nebo volitelná rozšíření. Většina čipů podporuje 32-bit AArch32 pro starší aplikace. Všechny čipy tohoto typu mají a jednotka s plovoucí desetinnou čárkou (FPU), která je lepší než ta starší ARMv7 a NEON (SIMD ) bramborové hranolky. Některé z těchto čipů mají koprocesory zahrňte také jádra ze starších 32-bit architektura (ARMv7). Některé čipy jsou SoC a může kombinovat jak ARM Cortex-A53, tak ARM Cortex-A57, jako je Samsung Exynos 7. října

Stůl

Tento seznam je neúplný; můžete pomoci přidání chybějících položek s spolehlivé zdroje.
SpolečnostJádroUvolněnoRevizeDekódovatPotrubí
hloubka		Mimo provoz
provedení		Větev
předpověď		velký. MALÉ roleExec.
porty		SIMDFab
(v nm )		Simultán. MTL0 mezipaměťMezipaměť L1
Instr  + Data
(v KiB )		Mezipaměť L2Mezipaměť L3Jádro
configu-
dávky		DMIPS /
MHz		Číslo dílu ARM (v hlavním registru ID)
MítZáznamy
ARM HoldingsCortex-A32 (32bitový)[1]2017ARMv8.0-A
(pouze 32-bit )		2-široký8Ne0MÁLO?28[2]NeNe8–64 + 8–640–1 MiBNe1-4+0xD01
Cortex-A34 (64bitový)[3]2019ARMv8.0-A
(pouze 64-bit )		2-široký8Ne0MÁLO?NeNe8–64 + 8–640–1 MiBNe1-4+0xD02
Cortex-A35[4]2017ARMv8.0-A2-široký[5]8Ne0AnoMÁLO?28 / 16 /
14 / 10		NeNe8–64 + 8–640/128 KiB – 1 MiBNe1–4+1.780xD04
Cortex-A53[6]2014ARMv8.0-A2-široký8Ne0Podmíněné +
Nepřímá větev
předpověď		velký / MALÝ228 / 20 /
16 / 14 / 10		NeNe8–64 + 8–64128 KiB – 2 MiBNe1–4+2.240xD03
Cortex-A55[7]2017ARMv8.2-A2-široký8Ne0velký / MALÝ228 / 20 /
16 / 14 / 12 / 10		NeNe16–64 + 16–640–256 KiB / jádro0–4 MiB1–8+2.65[8]0xD05
Cortex-A57[9]2013ARMv8.0-A3-široký15Ano
3-široká expedice		Dvouúrovňovývelký828 / 20 /
16[10] / 14		NeNe48 + 320,5–2 MiBNe1–4+4.60xD07
Cortex-A65[11]2019ARMv8.2-A??AnoDvouúrovňový?2?NeNe?????0xD06
Cortex-A65AE[12]2019ARMv8.2-A??AnoDvouúrovňový?2?SMT2Ne16-64 + 16-6464-256 KiB0-4 MB1–8?0xD43
Cortex-A72[13]2015ARMv8.0-A3-široký15Ano
5-široká expedice		Dvouúrovňovývelký828 / 16NeNe48 + 320,5–4 MiBNe1–4+4.720xD08
Cortex-A73[14]2016ARMv8.0-A2-široký11–12Ano
4-široká expedice		Dvouúrovňovývelký728 / 16 / 10NeNe64 + 32/641–8 MiBNe1–4+~6.350xD09
Cortex-A75[7]2017ARMv8.2-A3-široký11–13Ano
6-široká expedice		Dvouúrovňovývelký8?28 / 16 / 10NeNe64 + 64256–512 KiB / jádro0–4 MiB1–8+8.2-9.5[15]0xD0A
Cortex-A76[16]2018ARMv8.2-A4-široký11–13Ano
8-široká expedice		128Dvouúrovňovývelký810 / 7NeNe64 + 64256–512 KiB / jádro1–4 MiB1–410.7-12.4[17]0xD0B
Cortex-A76AE[18]2018ARMv8.2-A??Ano128Dvouúrovňovývelký??SMT2Ne?????0xD0E
Cortex-A77[19]2019ARMv8.2-A4-široký11–13Ano
10-široká expedice		160Dvouúrovňovývelký122 * 128b7Ne1,5 tis. Záznamů64 + 64256–512 KiB / jádro1–4 MiB1-4?0xD0D
Cortex-A78[20][21]2020ARMv8.2-A4-širokýAno160Anovelký132 * 128bNe1,5 tis. Záznamů32/64 + 32/64256–512 KiB / jádro1–4 MiB1-4?0xD41
Cortex-X1[22]2020ARMv8.2-A5-široký[22]?Ano224Anovelký154 * 128bNe3 tis. Záznamů64 + 64až 1 MiB[22]až 8 MiB[22]Zvyk[22]?0xD44
Apple Inc.Cyklón[23]2013ARMv8.0-A6-široký[24]16[24]Ano[24]192AnoNe9[24]28[25]NeNe64 + 64[24]1 MiB[24]4 MiB[24]2[26]?
Tajfun2014ARMv8.0 ‑ A6-široký[27]16[27]Ano[27]AnoNe920NeNe64 + 64[24]1 MiB[27]4 MiB[24]2, 3 (A8X)?
Twister2015ARMv8.0 ‑ A6-široký[27]16[27]Ano[27]AnoNe916 / 14NeNe64 + 64[27]3 MiB[27]4 MiB[27]
Ne (A9X )		2?
Hurikán2016ARMv8.1 ‑ A6-široký[28]16Ano"velký" (V A10 /A10X spárováno s „LITTLE“ Vánek
jádra)		916 (A10 )
10 (A10X )		NeNe64 + 64[29]3 MiB[29] (A10 )
8 MiB (A10X )		4 MiB[29] (A10 )
Ne (A10X )		2x Hurikán + 2x Vánek (A10)
3x Hurikán + 3x Vánek (A10X)		?
Vánek2016ARMv8.1 ‑ A3-široký12AnoMÁLO516 (A10 )
10 (A10X )		NeNe32 + 32[30]1 MiB4 MiB[29] (A10 )
Ne (A10X )		2x Hurikán + 2x Vánek (A10)
3x Hurikán + 3x Vánek (A10X)		?
Monzun2017ARMv8.2 ‑ A[31]7 širokých16Ano"velký" (V Apple A11 spárováno s „LITTLE“ Mistral
jádra)		1310NeNe64 + 64[30]8 MiBNe2x Monzun + 4× Mistral?
Mistral2017ARMv8.2 ‑ A[31]3-široký12AnoMÁLO510NeNe32 + 32[30]1 MiBNe2x Monzun + 4× Mistral?
Vír2018ARMv8.3 ‑ A[32]7 širokých16Ano"velký" (V Apple A12 /Apple A12X /Apple A12Z spárováno s „LITTLE“ Bouře
jádra)		137NeNe128 + 128[30]8 MiBNe2x Vír + 4x Bouře (A12)
4x Vír + 4x Bouře (A12X / A12Z)		?
Bouře2018ARMv8.3 ‑ A[32]3-široký12AnoMÁLO57NeNe32 + 32[30]2 MiBNe2x Vír + 4x Bouře (A12)
4x Vír + 4x Bouře (A12X / A12Z)		?
Blesk2019ARMv8.4 ‑ A [33]8-široký16Ano560"velký" (V Apple A13 spárováno s „LITTLE“ Hrom
jádra)		137NeNe128 + 128[34]8 MiBNe2x Blesk + 4x Hrom?
Hrom2019ARMv8.4 ‑ A [35]3-široký12AnoMÁLO57NeNe96 + 48[36]4 MiBNe2x Blesk + 4x Hrom?
Ohnivá bouře2020ARMv8.4 ‑ A8-široký[37]630[38]Ne2x Ohnivá bouře + 4x Ledová bouře?
Ledová bouře2020ARMv8.4 ‑ ANe2x Ohnivá bouře + 4x Ledová bouře?
NvidiaDenver[39][40]2014ARMv8 ‑ A2-široký hardware
dekodér, až
7 široká proměnná
délka VLIW
mikrooperace		13Ne pokud hardware
používá se dekodér.
Může být poskytnuto
dynamickým softwarem
překlad do VLIW.		Přímo +
Nepřímá větev
předpověď		Ne728NeNe128 + 642 MiBNe2?
Denver 2[41]2016ARMv8 ‑ A?13Ne pokud hardware
používá se dekodér.
Může být poskytnuto
dynamickým softwarem
překlad do VLIW.		Přímo +
Nepřímá větev
předpověď		"Super" Vlastní implementace Nvidia?16NeNe128 + 642 MiBNe2?
Carmel2018ARMv8.2 ‑ A?Přímo +
Nepřímá větev
předpověď		?12NeNe128 + 642 MiB(4 MiB @ 8 jader)2 (+ 8)?
CaviumThunderX[42][43]2014ARMv8-A2-široký9[43]Ano[42]Dvouúrovňový?28NeNe78 + 32[44][45]16 MiB[44][45]Ne8–16, 24–48?
ThunderX2
[46](např. Broadcom Vulcan[47])		2018[48]ARMv8.1-A
[49]		4-široký
„4 μops“[50][51]		?Ano[52]Víceúrovňový??16[53]SMT4Ne32 + 32
(data 8-way)		256 KiB
na jádro[54]		1 MiB
na jádro[54]		16-32[54]?
MarvellThunderX32020[55]ARMv8.3 +[55]8-široký?Ano
4-široká expedice		Víceúrovňový?77[55]SMT4[55]?64 + 32512 KiB
na jádro		90 MiB60?
Aplikovaný

Micro

Spirála2014???????40 / 28NeNe32 + 32 (na jádro;
přepis
s paritou)[56]		256 KiB sdíleno
na pár jádra (s ECC)		1 MiB / jádro2, 4, 8?
X-gen2013?4-široký15Ano???40[57]NeNe8 MiB84.2
X-Gene 22015?4-široký15Ano???28[58]NeNe8 MiB84.2
X-Gene 3[58]2017???????16NeNe??32 MiB32?
QualcommKryo2016ARMv8-A??AnoDvouúrovňový?„velký“ nebo „MALÝ“
Vlastní podobná implementace Qualcomm		?14[59]NeNe32+24[60]0,5–1 MiB2, 46.3
Kryo 2XX2017ARMv8-A2-široký11–12Ano
7-široká expedice		Dvouúrovňovývelký714 / 11 / 10 [61]NeNe64 + 32/64?512 KiB / zlaté jádroNe4?
2-široký8Ne0Podmíněné +
Nepřímá větev
předpověď		?28–64? + 8–64?256 KiB / stříbrné jádro4?
Kryo 3XX2018ARMv8.2-A3-široký11–13Ano
8-široká expedice		Dvouúrovňovývelký810[61]NeNe64+64[61]256 KiB / zlaté jádro2 MiB4?
2-široký8Ne0Podmíněné +
Nepřímá větev
předpověď		?2816–64? + 16–64?128 KiB / stříbro4?
Kryo 4XX2018

2019

ARMv8.2-A4-široký11–13Ano
8-široká expedice		Anovelký811 / 8 / 7NeNe64 + 64512 KiB / zlato Prime

256 KiB / zlato

2 MiB1+3?
2-široký8Ne0Podmíněné +
Nepřímá větev
předpověď		?216–64? + 16–64?128 KiB / stříbro4?
Kryo 5XX2019ARMv8.2-A4-široký11–13Ano
8-široká expedice		Anovelký8NeNe512 KiB / zlato Prime

256 KiB / zlato

3 MiB1+3
2-široký8Ne0Podmíněné +
Nepřímá větev
předpověď		2128 KiB / stříbro4
Falkor[62][63]2017[64]"ARMv8.1-A funkce";[63] AArch64 pouze (ne 32-bit )[63]4-široký10–15Ano
8-široká expedice		Ano?810Ne24 KiB88[63] + 32500 kB1,25 MB40-48?
SamsungM1 / M2[65][66]2015ARMv8-A4-široký13[67]Ano
9-široká expedice[68]		Dvouúrovňovývelký814 / 10NeNe64 + 322 MiB[69]Ne4?
M3[67][70]2018ARMv8.2-A6-široký15Ano
12-široká expedice		Dvouúrovňovývelký1210NeNe64 + 64512 KiB na jádro4096 kB4?
M4[71]2019ARMv8.2-A6-široký15Ano
12-široká expedice		Dvouúrovňovývelký128 / 7NeNe64 + 64512 KiB na jádro4096 kB2?
FujitsuA64FX[72][73]2019ARMv8.2-AŠiroká 4/27+Ano
5-way?		Anon / a8+512b[74]7NeNe64 + 648 Mb na 12 + 1 jaderNe48+41,9 GHz +; 15 GF / W +.
HiSiliconTaiShan V110[75]2019ARMv8.2-A4-široký?Anon / a87NeNe64 + 64512 KiB na jádro1 MiB na jádro??
SpolečnostJádroUvolněnoRevizeDekódovatPotrubí
hloubka		Mimo provoz
provedení		Větev
předpověď		velký. MALÉ roleExec.
porty		SIMDFab
(v nm )		Simultán. MTL0 mezipaměťMezipaměť L1
Instr  + Data
(v KiB )		Mezipaměť L2Mezipaměť L3Jádro
configu-
dávky		DMIPS /
MHz		Číslo dílu ARM (v hlavním registru ID)

Tak jako Dhrystone (implicitně v „DMIPS“) je syntetická referenční hodnota vyvinutá v 80. letech, již nereprezentuje převládající pracovní zátěž - používejte opatrně.

Viz také

Reference

  1. ^ Frumusanu, Andrej (22. února 2016). „ARM oznamuje IoT a integrovaný procesor Cortex-A32“. Anandtech.com. Citováno 13. června 2016.
  2. ^ „Nový ultra efektivní procesor ARM Cortex-A32 rozšiřuje… - ARM“. www.arm.com. Citováno 1. října 2016.
  3. ^ Ltd, Arm. „Cortex-A34“. ARM vývojář. Citováno 10. října 2019.
  4. ^ „Procesor Cortex-A35“. PAŽE. ARM Ltd.
  5. ^ Frumusanu, Andreji. „ARM oznamuje nový procesor Cortex-A35 - extrémně vysoká účinnost pro nositelná zařízení a další“.
  6. ^ „Procesor Cortex-A53“. PAŽE. ARM Ltd.
  7. ^ A b Matt, Humrick (29. května 2017). „Zkoumání nových procesorů DynamIQ a ARM: Cortex-A75, Cortex-A55“. Anandtech.com. Citováno 29. května 2017.
  8. ^ Na základě 18% výkonu. přírůstek nad Cortex-A53 „Arm Cortex-A55: Efektivní výkon od okraje po cloud“. PAŽE. ARM Ltd.
  9. ^ Smith, Andrei Frumusanu, Ryan. „Vyšetřováno ARM A53 / A57 / T760 - recenze Samsung Galaxy Note 4 Exynos“. www.anandtech.com. Citováno 17. června 2019.
  10. ^ „TSMC přináší první plně funkční síťový procesor 16FinFET“. TSMC. 25. září 2014. Citováno 19. února 2015.
  11. ^ „Cortex-A65 - vývojka ramen“. ARM Ltd.. Citováno 14. července 2020.
  12. ^ „Cortex-A65AE - Arm Developer“. ARM Ltd.. Citováno 26. dubna 2019.
  13. ^ Frumusanu, Andreji. „ARM odhaluje podrobnosti architektury Cortex-A72“. Anandtech. Citováno 25. dubna 2015.
  14. ^ Frumusanu, Andrej (29. května 2016). „ARM Cortex A73 - Artemis odhalen“. Anandtech.com. Citováno 31. května 2016.
  15. ^ http://users.nik.uni-obuda.hu/sima/letoltes/Processor_families_Knowledge_Base_2019/ARM_processors_lecture_2018_12_02.pdf
  16. ^ Frumusanu, Andrei (31. května 2018). „Odhalen procesor ARM Cortex-A76“. Anandtech. Citováno 1. června 2018.
  17. ^ http://users.nik.uni-obuda.hu/sima/letoltes/Processor_families_Knowledge_Base_2019/ARM_processors_lecture_2018_12_02.pdf
  18. ^ „Cortex-A76AE - Arm Developer“. ARM Ltd.. Citováno 14. července 2020.
  19. ^ Schor, David (26. května 2019). „Arm odhaluje Cortex-A77, zdůrazňuje výkon jednoho vlákna“. Pojistka WikiChip. Citováno 17. června 2019.
  20. ^ „Arm představuje Cortex-A78: Když je méně více“. Pojistka WikiChip. 26. května 2020. Citováno 28. května 2020.
  21. ^ Ltd, Arm. „Cortex-A78“. ARM vývojář. Citováno 28. května 2020.
  22. ^ A b C d E „Představujeme vlastní program Arm Cortex-X“. community.arm.com. Citováno 28. května 2020.
  23. ^ Lal Shimpi, Anand (17. září 2013). „Recenze iPhone 5s: Přechod na 64bitovou verzi“. AnandTech. Citováno 3. července 2014.
  24. ^ A b C d E F G h i Lal Shimpi, Anand (31. března 2014). „Cyklónová mikroarchitektura společnosti Apple podrobně“. AnandTech. Citováno 3. července 2014.
  25. ^ Dixon-Warren, Sinjin (20. ledna 2014). „Samsung 28nm HKMG uvnitř Apple A7“. Chipworks. Archivovány od originál dne 6. dubna 2014. Citováno 3. července 2014.
  26. ^ Lal Shimpi, Anand (17. září 2013). „Recenze iPhone 5s: Vysvětlení A7 SoC“. AnandTech. Citováno 3. července 2014.
  27. ^ A b C d E F G h i j Ho, Joshua; Smith, Ryan (2. listopadu 2015). „Recenze Apple iPhone 6s a iPhone 6s Plus“. AnandTech. Citováno 13. února 2016.
  28. ^ „Apple přesunul mikroarchitekturu v hurikánu (A10) ze 6-širokého dekódování z na 7-široký dekódování“. AnandTech. 5. října 2018.
  29. ^ A b C d „Apple A10 Fusion“. system-on-a-chip.specout.com. Citováno 1. října 2016.[trvalý mrtvý odkaz ]
  30. ^ A b C d E „Naměřené a odhadované velikosti mezipaměti“. AnandTech. 5. října 2018.
  31. ^ A b „Apple A11 New Instruction Set Extensions“ (PDF). Apple Inc. 8. června 2018.
  32. ^ A b „Ověřovací kódy ukazatele Apple A12“. Jonathan Levin, @Morpheus. 12. září 2018.
  33. ^ „A13 má zřejmě ARMv8.4 (zdroje projektu LLVM, díky, @Longhorn)“. Jonathan Levin, @Morpheus. 13. března 2020.
  34. ^ „Apple A13 SoC: Lightning & Thunder“. AnandTech. 16. října 2019.
  35. ^ „A13 má zřejmě ARMv8.4 (zdroje projektu LLVM, díky, @Longhorn)“. Jonathan Levin, @Morpheus. 13. března 2020.
  36. ^ „Paměťový subsystém A13: rychlejší L2, více SLC BW“. AnandTech. 16. října 2019.
  37. ^ „Apple oznamuje Apple Silicon M1: Ditching x86 - co očekávat, na základě A14“. AnandTech. 10. listopadu 2020.
  38. ^ Frumusanu, Andreji. „Apple oznamuje Apple Silicon M1: Ditching x86 - co očekávat, na základě A14“. www.anandtech.com. Citováno 25. listopadu 2020.
  39. ^ Stam, Nick (11. srpna 2014). „Míle vysoký milník: Tegra K1„ Denver “bude prvním 64bitovým procesorem ARM pro Android“. NVidia. Citováno 11. srpna 2014.
  40. ^ Gwennap, Linley. „Denver využívá dynamický překlad k překonání mobilních soupeřů“. Linley Group. Citováno 24. dubna 2015.
  41. ^ Ho, Joshua (25. srpna 2016). „Hot Chips 2016: NVIDIA zveřejňuje podrobnosti Tegra Parker“. Anandtech. Citováno 25. srpna 2016.
  42. ^ A b De Gelas, Johan (16. prosince 2014). „ARM Challenging Intel in the Server Market“. Anandtech. Citováno 8. března 2017.
  43. ^ A b De Gelas, Johan (15. června 2016). „Vyšetřování Cavium ThunderX“. Anandtech. Citováno 8. března 2017.
  44. ^ A b „64bitová platforma Cortex pro převzetí serverů x86 v cloudu“. elektronický design. 5. června 2014. Citováno 7. února 2015.
  45. ^ A b „Rodina výpočetních procesorů optimalizovaných pro pracovní zátěž ThunderX_CP ™“ (PDF). Cavium. 2014. Citováno 7. února 2015.
  46. ^ „Pohled na nové vysoce výkonné mikroprocesory ARM společnosti Cavium a superpočítač Isambard“. Pojistka WikiChip. 3. června 2018. Citováno 17. června 2019.
  47. ^ „⚙ D30510 Vulcan je nyní ThunderX2T99“. reviews.llvm.org.
  48. ^ Kennedy, Patrick (7. května 2018). „Platformy Cavium ThunderX2 256 závitových ramen zasáhly obecnou dostupnost“. Citováno 10. května 2018.
  49. ^ „⚙ D21500 [AARCH64] Přidat podporu pro Broadcom Vulcan“. reviews.llvm.org.
  50. ^ https://hpcuserforum.com/presentations/santafe2014/Broadcom%20Monday%20night.pdf
  51. ^ „Linley Group - Processor Conference 2013“. www.linleygroup.com.
  52. ^ „ARM procesory ThunderX2 - hra měnící rodinu procesorů optimalizovaných pro pracovní zátěž pro datová centra a cloudové aplikace - Cavium“. www.cavium.com.
  53. ^ „Broadcom oznamuje architekturu vícejádrového procesoru ARMv8-A na úrovni serveru“. Broadcom. 15. října 2013. Citováno 11. srpna 2014.
  54. ^ A b C Kennedy, Patrick (9. května 2018). „Recenze Cavium ThunderX2 a srovnává možnosti serveru Real Arm“. Sloužit domu. Citováno 10. května 2018.
  55. ^ A b C d Frumusanu, Andrei (16. března 2020). „Marvell ohlašuje serverový procesor ThunderX3: 96 jader a 384 vláken 3. generace“.
  56. ^ Ganesh T S (3. října 2014). „ARMv8 je zabudován do HeliX SoC od Applied Micro“. AnandTech. Citováno 9. října 2014.
  57. ^ Morgan, Timothy Prickett (12. srpna 2014). „Applied Micro vykresluje budoucnost X-Gene ARM serveru“. Enterprisetech. Citováno 9. října 2014.
  58. ^ A b De Gelas, Johan (15. března 2017). „AppliedMicro X-Gene 3 SoC začíná vzorkování“. Anandtech. Citováno 15. března 2017.
  59. ^ „Snapdragon 820 a Kryo CPU: heterogenní výpočetní technika a role vlastního výpočtu“. Qualcomm. 2. září 2015. Citováno 6. září 2015.
  60. ^ Frumusanu, Ryan Smith, Andrej. „Náhled výkonu Qualcomm Snapdragon 820: Seznamte se s Kryo“.
  61. ^ A b C Smith, Andrei Frumusanu, Ryan. „Náhled výkonu Snapdragon 845: Nastavení fáze pro vlajkovou loď Android 2018“. Citováno 11. června 2018.
  62. ^ Shilov, Anton (16. prosince 2016). „Qualcomm Demos 48-Core Centriq 2400 SoC v akci, začíná vzorkování“. Anandtech. Citováno 8. března 2017. V roce 2015 se společnost Qualcomm spojila se společnostmi Xilinx a Mellanox, aby zajistila kompatibilitu svých serverových SoC s akcelerátory založenými na FPGA a řešeními pro připojení datových center (plody tohoto partnerství se pravděpodobně objeví v nejlepším případě v roce 2018).
  63. ^ A b C d Cutress, Ian (20. srpna 2017). „Analýza Falkorovy mikroarchitektury“. Anandtech. Citováno 21. srpna 2017. Jádra CPU s kódovým označením Falkor budou kompatibilní s ARMv8.0, i když s funkcemi ARMv8.1, což umožňuje softwaru potenciálně bezproblémový přechod z jiných prostředí ARM (nebo vyžaduje rekompilaci). Rodina Centriq 2400 je nastavena pouze na AArch64, bez podpory AArch32: Qualcomm uvádí, že to šetří část energie a zemře, ale že si primárně vybrali tuto cestu, protože ekosystémy, na které cílí, již migrovaly na 64bitové. Chris Bergen z Qualcomm, vrchní ředitel produktového managementu pro Centriq 2400, uvedl, že většina nových a nadcházejících společností začala s 64bitovou základnou v datovém centru, a to ani neuvažuje o 32bitové, což je důvod zde je volba pouze pro AArch64. [..] Mezipaměť Micro-op / L0 I-mezipaměť s predikcí Way [..] I-mezipaměť L1 je 64 kB, což je podobné jako u jiných návrhů jádra architektury ARM, a také používá 64bajtové řádky, ale s způsob asociativity. Pokud jde o software, protože L0 je transparentní, L1 I-cache se zobrazí jako 88KB cache.
  64. ^ Shrout, Ryan (8. listopadu 2017). „Serverový procesor Qualcomm Centriq 2400 na bázi ramene začíná komerční dodávku“. PC Per. Citováno 8. listopadu 2017.
  65. ^ Ho, Joshuo. „Hot Chips 2016: Exynos M1 Architecture zveřejněn“.
  66. ^ Frumusanu, Andreji. „Samsung oznamuje Exynos 8890 s modemem Cat.12 / 13 a vlastním procesorem“.
  67. ^ A b Frumusanu, Andrei (23. ledna 2018). „Samsung Exynos M3 - 6-široký dekódování s 50% + zvýšením IPC“. Anandtech. Citováno 25. ledna 2018.
  68. ^ Frumusanu, Andreji. „Hot Chips 2016: Exynos M1 Architecture zveřejněn“. Anandtech. Citováno 29. května 2017.
  69. ^ "'Neuronová síť byla spatřena hluboko uvnitř silikonového mozku Samsungu Galaxy S7 ".
  70. ^ Frumusanu, Andreji. „Hot Chips 2018: Samsung Exynos-M3 CPU Architecture Deep Dive“. www.anandtech.com. Citováno 17. června 2019.
  71. ^ Schor, David (14. ledna 2019). „Společnost Samsung zveřejňuje změny Exynos M4, upgraduje podporu ARMv8.2, mění uspořádání back-endu“. Pojistka WikiChip. Citováno 17. června 2019.
  72. ^ Vysoce výkonný procesor Fujitsu pro počítač Post-K (PDF), 21. července 2018, vyvoláno 16. září 2019
  73. ^ Arm A64fx a Post-K: Herní změna CPU a superpočítače pro HPC a jeho konvergence s Big Data / AI (PDF), 3. dubna 2019, vyvoláno 16. září 2019
  74. ^ „Společnost Fujitsu úspěšně ztrojnásobuje výkon tranzistorů na bázi galium-nitrid - Fujitsu Global“. www.fujitsu.com. Citováno 23. listopadu 2020.
  75. ^ Schor, David (3. května 2019). „Huawei rozšiřuje CPU serverů Kunpeng, plánuje SMT, SVE pro příští generaci“. Pojistka WikiChip. Citováno 13. prosince 2019.