Ken Batcher - Ken Batcher
Ken Batcher, celé jméno Kenneth Edward Batcher [1] je emeritním profesorem Počítačová věda na Kent State University. Pracoval také jako počítačový architekt na Goodyear Aerospace v Akron, Ohio po dobu 28 let.
raný život a vzdělávání
Narodil se v prosinci 1935 v Queensu v New Yorku Louisovi a Ralphovi Batcherovi. Jeho rodiče se setkali na Iowské státní univerzitě a poté se po maturitě přestěhovali do New Yorku. Jeho otec, Ralph R. Batcher, byl hlavním inženýrem The A. H. Grebe Radio Company až do jejího bankrotu v roce 1932.[2] Vystudoval Brooklynská střední škola.[3] Batcher vystudoval Iowská státní univerzita s BÝT. v roce 1957. V roce 1964 Batcher získal titul Ph.D. v elektrotechnika z University of Illinois.
Jeho kariéra a úspěchy
Mezi designy, na kterých pracoval v Goodyear, byly:
- Masivně paralelní procesor (16 384 vlastních bit-sériových procesorů {8 na čip} organizovaných v a SIMD Pole procesorů 128 x 128 s dalšími řadami CPU pro odolnost proti chybám ), který byl umístěn na NASA Goddardovo vesmírné středisko, a nyní je v Smithsonian. Tato jednotka je starší Danny Hillis ' Thinking Machines Corporation je Připojovací stroj
- Goodyear STARAN asociativní pole procesorů, jejichž verze (nazývaná ASPRO) byla nalezena v Americké námořnictvo Northrop Grumman E-2 Hawkeye radarová letadla.
Publikoval několik technických prací a vlastní 14 vlastních patentů. "Objevil dva paralelní třídicí algoritmy: lichý-sudý mergesort a bitonický mergesort". Je také objevitelem metody kódování dat v paměti s náhodným přístupem, která umožňuje přístupy ve více dimenzích. Tyto paměti byly použity v paralelních procesorech STARAN a MPP.[3][4]
Ocenění
V roce 1980 obdržel Cena Arnstein předložený společností Goodyear Aerospace Corporation za technický úspěch.[3]
V roce 1990 byl Batcher oceněn ACM /IEEE Cena Eckert-Mauchly za jeho průkopnickou práci na paralelních počítačích. Je držitelem 14 patentů.
V roce 2007 byl Batcher oceněn IEEE Cena Seymour Cray Computer Engineering Award; „Za základní teoretické a praktické příspěvky k masivně paralelnímu výpočtu, včetně algoritmů paralelního třídění, propojovacích sítí a průkopnických návrhů počítačů STARAN a MPP.“
Zasloužil se o objevení dvou důležitých algoritmů paralelního třídění: liché-sudé sloučení a bitonic mergesort.[5][6]
Batcher je známý svou napůl vážnou a napůl vtipnou definicí "A superpočítač je zařízení pro soustružení vázaný na výpočet problémy do I / O vázané problémy. “
Publikace
- Třídění sítí a jejich aplikací, 1968 Spring Joint Computer Conference, AFIPS Proc. sv. 32, s. 307–314.
Jako autor nebo spoluautor v „Článcích deníku“[3]
- O počtu stabilních stavů v síti NOR, IEEE Trans. na počítačích, roč. EC-14, č. 6, str. 931–932, prosinec 1965.
- Multidimenzionální přístupová paměť ve STARANU, IEEE Trans. na počítačích, roč. C-26, č. 2, str. 174–177, únor 1977.
- Návrh masivně paralelního procesoru, IEEE Trans. na počítačích, roč. C-29, č. 9, s. 836–840, září 1980.
- Bit-Serial Parallel Processing Systems, IEEE Trans. na počítačích, roč. C-31, č. 5, str. 377–384, květen 1982.
- Přidání tolerance více poruch k sítím generovaných krychlí, IEEE Trans. o paralelních a distribuovaných systémech sv. 5, č. 8, str. 785–792, srpen 1994 (spoluautor C. C. Shih).
- Vícecestná slučovací třídicí síť, IEEE Trans. o paralelních a distribuovaných systémech, roč. 6, č. 2, str. 211–215, únor 1995 (spoluautor s De-Lei Lee).
- Minimalizace komunikace v bitonickém řazení, IEEE Trans. o paralelních a distribuovaných systémech, roč. 11, č. 5, str. 459–474, květen 2000 (spoluautor Jae-Dong Lee).
Knižní kapitoly, jejichž autorem je Kenneth E. Batcher
- Zpráva STARAN Computer, Infotech o nejnovějším stavu superpočítačů, sv. 2, str. 33–49, 1979.
- MPP: High-Speed Image Processor, Algorithmically Specialized Parallel Computers, editoval Snyder, Jamieson, Gannon a Siegel, Academic Press, 1985, str. 59–68.
- Přehled systému Masivně paralelní procesor, Masivně paralelní procesor, editoval J. L. Potter, The MIT Press, 1985, str. 142–149.
- Array Unit, Masivně paralelní procesor editoval J. L. Potter, The MIT Press, 1985, s. 150–169.
- Array Control Unit, The Massively Parallel Processor editoval J. L. Potter, The MIT Press, 1985, str. 170–190.
- Pracovní paměť, masivně paralelní procesor editoval J. L. Potter, The MIT Press, 1985, str. 191–204.
- Systémový software MPP, masivně paralelní procesor editoval J. L. Potter, The MIT Press, 1985, str. 261–275.
- Retrospektiva: Architektura masivně paralelního procesoru, 25 let Int'l. Symposia on Computer Architecture - Selected Papers, editoval Gurindar Sohi, ACM Press, 1998, s. 15–16.[3]
Patenty USA s Kennethem E. Batcherem jako vynálezcem nebo jedním z vynálezců
Za číslem patentu následuje název a rok vydání.[3]
- 3,183,363 Systém logické mechanizace, 1965 (více vynálezců)
- 3,300,762 Zařízení pro řešení více odpovědí, 1967
- 3,418,632 Prostředky pro slučování sekvencí dat, 1968
- 3,428,946 Prostředky pro slučování dat 1969
- 3,605,024 Zařízení pro přesun dat v dlouhém registru, 1971
- 3,681,781 Metoda ukládání a načítání, 1972
- 3,711,692 Stanovení počtu jedinců v datovém poli přidáním, 1973
- 3,786,448 Paměť s vícenásobným přístupovým drátem1974 (více vynálezců)
- 3,800,289 Vícedimenzionální přístupová polovodičová paměť, 1974
- 3,812,467 Permutační síť, 1974
- 3,936,806 Organizace sdruženého procesoru v pevné fázi, 1976
- 4,314,349 Prvek zpracování pro procesory paralelního pole, 1982
- 4,727,474 Pracovní paměť pro masivně paralelní procesor, 1988
- 5,153,843 Uspořádání velkých vícestupňových propojovacích sítí, 1992
Viz také
Reference
- ^ https://archives.library.illinois.edu/erec/University%20Archives/0101802/02_volume_sections/1960-1962/19_meeting_1962-02-21.pdf
- ^ Early Electronic Television, Early TV In New York City Archivováno 02.01.2017 na Wayback Machine Citováno dne 5. března 2018
- ^ A b C d E F Kenneth E. Batcher Citováno dne 5. března 2018
- ^ Kenneth E. Batcher Archivováno 21. 11. 2018 na Wayback Machine Citováno dne 5. března 2018
- ^ Cormen, Thomas H.; Charles E. Leiserson; Ronald L. Rivest; Clifford Stein (2001). Úvod do algoritmů (2e ed.). MIT Press a McGraw-Hill. ISBN 0-262-03293-7.
- ^ Donald E. Knuth. Umění počítačového programování. Svazek 3: Třídění a Hledání. Druhé vydání (Reading, Massachusetts: Addison-Wesley, 1998), xiv + 780pp. + Rozložení. ISBN 0-201-89685-0´
- Batcher, K. E., „Návrh masivně paralelního procesoru“ Transakce IEEE na počítačích, Sv. C29, září 1980, 836-840.
externí odkazy
- Batcherova webová stránka na Kent State University
- University of Illinois (21. února 1962). ZASEDÁNÍ DŮVĚRNÉ RADY UNIVERZITY ILLINOIS (PDF). str. 1351.
Literatura
- Leonard Uhr. Multi-počítačové architektury pro umělou inteligenci: Směrem k rychlým, robustním a paralelním systémům. - John Wiley & Sons, 1987. - 358 s. - ISBN 9780471849797.
- Laxmikant V. Kalé, Edgar Solomonik Sorting (англ.) // Encyclopedia of Parallel Computing: encyclopedia - Springer, 2011. - S. 1855-1861. - ISBN 978-0-387-09765-7.
- Selim G. Akl Bitonic Sort (англ.) // Encyclopedia of Parallel Computing: encyclopedia. - Springer, 2011. - S. 139-146. - ISBN 978-0-387-09765-7.
- Sherenaz W. Al-Haj Baddar, Kenneth E. Batcher. Bitonické slučování // Návrh třídicích sítí: nové paradigma. - Springer, 2012. - С. 2-5. - 148 с. - ISBN 978-1461418504.
- Donald E. Knuth. Sítě pro třídění // Umění počítačového programování. - 2. - Addison-Wesley, 1998. - Т. 3. - С. 212-247. - 780 с. - ISBN 9780201896855.
- Thomas H. Cormen, Charles E. Leiserson, Ronald L. Rivest, Clifford Stein. Bitonické třídění // Úvod do algoritmů. - 2. - MIT Press, 2001. - С. 608-611. - 984 с. - ISBN 9780070131514.
- Berthold Vöcking, Helmut Alt, Martin Dietzfelbinger, Rüdiger Reischuk, Christian Scheideler, Heribert Vollmer, Dorothea Wagner. Algoritmy odpojeny. - Springer, 2010. - С. 36. - 406 с. - ISBN 9783642153280.
- SIMD model paralelního výpočtu. Robert Cypher, Jorge L.C. Sanz. - Springer, 2012. - С. 28. - 149 с. - ISBN 9783642153280.
- Maurice Herlihy, Nir Shavit. Umění víceprocesorového programování, revidovaný dotisk. - Elsevier, 2012. - С. 292. - 536 с. - ISBN 9780123977953.
- Russ Miller, Laurence Boxer. Bitonické řazení na paralelních počítačích // Algorithms Sequential & Parallel: A Unified Approach. - Cengage Learning, 2012. - С. 146-148. - 416 с. - ISBN 9781133366805.