TILEPro64 - TILEPro64

DLAŽDICEPro64
Obecná informace
Spuštěno2008
Společný výrobce
Výkon
Max. procesor rychlost hodin600 MHz až 866 MHz
Architektura a klasifikace
Min. velikost funkce90 nm
Fyzické specifikace
Jádra
  • 64

DLAŽDICEPro64 je vícejádrový procesor (Procesor dlaždic ) vyrobeno Tilera. Skládá se z koherentní mezipaměti síťová síť 64 „dlaždic“, kde každá dlaždice má obecný účel procesor, mezipaměti a neblokování router, kterou dlaždice používá ke komunikaci s ostatními dlaždicemi na procesoru.

Krátkýpotrubí, v pořadí, jádra se třemi emisemi implementují a VLIW instrukční sada. Každé jádro má a Registrovat soubor a tři funkční jednotky: dvě celá čísla aritmetické logické jednotky a a sklad nákladu jednotka. Každé z jader („taška“) má své vlastní mezipaměti L1 a L2 a celkovou virtuální mezipaměť L3, která je agregátem všech mezipamětí L2.[1] Jádro je schopno provozovat celý operační systém samostatně nebo lze pro provoz symetrického víceprocesorového operačního systému použít více jader.

DLAŽDICEPro64 má čtyři DDR2 řadiče rychlostí až 800 MT / s, dva 10 gigabitové Ethernet Rozhraní XAUI, dvě čtyřproudová PCIe rozhraní a „flexibilní“ vstupní / výstupní rozhraní, které lze softwarově nakonfigurovat tak, aby zpracovávalo řadu protokolů. Procesor je vyroben pomocí 90 nm procesu a běží při rychlostech 600 až 866 MHz.

Podle společnosti se Tilera zaměřuje na čip na trhy síťových zařízení, digitálního videa a bezdrátové infrastruktury, kde jsou vysoké nároky na výpočetní zpracování.[2] V poslední době společnost Tilera umístila tento procesor do cloudového výpočetního prostoru s 8procesorovým (512jádrovým) serverem 2U vytvořeným společností Quanta Computer.[3]

DLAŽDICEPro byl podpořen Linuxové jádro z verze 2.6.36 na verzi 4.16.

Blokové schéma OBKLADUPro64 Procesor
Schéma TILE TILEPro64 Procesor

Technologie

Různé zdroje uváděly specifikace procesorů v TILEPro rodina:

  • 64 procesorových jader RISC
    • 16 KB Instrukce L1 a 8 KB L1 datová mezipaměť na jádro
    • 64 KB L2 cache na jádro
  • Mezipaměti L3 o velikosti 4 MB je dosaženo sdílením dalších mezipamětí L2 se správou hardwaru soudržnost
  • 90 nm výrobní proces v TSMC
  • 4 integrované řadiče paměti vedlejší DDR2 SDRAM rychlostí až 800 MT / s
    • podporuje až 64 GB připojené paměti DDR2
  • Integrovaný vysokorychlostní I / O
    • Dva 4proudové PCI Express Rozhraní Gen1 s funkcí root nebo endpoint
    • Dva 10 Gbit / s Ethernet XAUI rozhraní
    • Dva 10/100/1000 Mbit / s Ethernet RGMII rozhraní
  • Spotřeba energie v rozmezí 19 - 23 Wattů

DLAŽBAPro Rodina obsahuje řadu vylepšení oproti první generaci Tilery TILE64 rodina:

  • Systém „Distributed Dynamic Cache“ (DDC), který ke správě koherence mezipaměti používá samostatnou síť typu mesh
  • "TileDirect" I / O umožňuje přímý koherentní přenos síťových dat do mezipaměti procesoru
  • Zdvojnásobte mezipaměť instrukcí L1 (od 8 kB do 16 kB), zdvojnásobte asociativitu L2
  • Paměť „prokládání“ na rozhraních DDR2 pro vyvážení načítání
  • Vylepšení instruktážní sady pro multimédia, nezarovnaný přístup k datům, pokyny pro načtení / uložení offsetu a rady pro přístup do paměti

Síťová softwarová společnost 6VÍTKO poskytuje vysoce výkonný software pro zpracování paketů pro TILEPro64 platforma.[4]

Reference

  1. ^ Hodgin, Rick (21. září 2008). „Tilera jde Pro s TILEPro64". tgdaily.com.
  2. ^ Demerjian, Charlie (22. září 2008). „Tilera vydává druhý 64jádrový čip“. Tazatel.
  3. ^ Demerjian, Charlie (23. června 2010). „Tilera vstupuje do oboru cloudových serverů“. SemiAccurate.
  4. ^ http://www.6wind.com/wp-content/uploads/PDF/press/2011/6WIND-announces-availability-of-Tilera-TilePro64-support.pdf

externí odkazy