Ukončená logika řady Stub - Stub Series Terminated Logic

Ukončená logika řady Stub (SSTL) je skupina elektrických norem pro řízení přenosové linky běžně používaný s DOUŠEK na základě DDR paměťové integrované obvody a paměťové moduly. SSTL je primárně určen pro řízení DDR (double-data-rate) SDRAM moduly používané v paměť počítače; používá se však také v jiných aplikacích, zejména v některých PCI Express PHY a další vysokorychlostní zařízení.[1]

Jsou definovány čtyři úrovně napětí pro SSTL:

  • SSTL_3, 3,3 V, definované v EIA / JESD8-8 1996
  • SSTL_2, 2,5 V, definované v EIA / JESD8-9B 2002 použité v DDR mimo jiné.
  • SSTL_18, 1,8 V, definované v EIA / JESD8-15A, použité v DDR2 mimo jiné.
  • SSTL_15, 1,5 V, Používá se v DDR3 mimo jiné.

SSTL_3 používá odkaz 0,45 * VDDQ (1,5 V). SSTL_2 a SSTL_18 odkazují na napětí, které je přesně VDDQ / 2 (1,25 V a 0,9 V).[2]

SSTL_3 a SSTL_2 podporují dvě třídy ukončení (50 ohm nebo 25 ohm zátěž). SSTL_18 podporuje pouze jeden (zatížení 25 ohmů).

Viz také

Reference

  1. ^ Jaci Chang Úvahy o návrhu paměťového podsystému DDR3. Jedex, 2004, str. 4. http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf
  2. ^ Tom Granberg Příručka digitálních technik pro vysokorychlostní digitální design. Pearson Education, 2004, str. 160-161.

externí odkazy

Odkazy na domovskou stránku JEDEC; vyžadovat (bezplatné) přihlášení: