Statická paměť s náhodným přístupem - Static random-access memory

tento článek potřebuje další citace pro ověření. Prosím pomozte vylepšit tento článek podle přidávání citací ke spolehlivým zdrojům. Zdroj bez zdroje může být napaden a odstraněn. Najít zdroje: "Statická paměť s náhodným přístupem"  – zprávy  · noviny  · knihy  · učenec  · JSTOR (Červenec 2010) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)

Statický RAM čip z a Zábavní systém Nintendo klon (2K × 8 bitů)

Statická paměť s náhodným přístupem (statická RAM nebo SRAM) je typ paměť s náhodným přístupem (RAM), který používá západkové obvody (klopný obvod) uložit každý bit. SRAM je dočasná paměť; při odpojení napájení dojde ke ztrátě dat.

Termín statický odlišuje SRAM od DOUŠEK (dynamický paměť s náhodným přístupem), která musí být pravidelně svěží. SRAM je rychlejší a dražší než DRAM; obvykle se používá pro Mezipaměť CPU zatímco DRAM se používá pro počítače hlavní paměť.

Dějiny

Polovodičový bipolární SRAM vynalezl v roce 1963 Robert Norman ve společnosti Fairchild Semiconductor.^[1] MOS SRAM vynalezl v roce 1964 John Schmidt ve společnosti Fairchild Semiconductor. Jednalo se o 64bitový MOS p-kanál SRAM.^[2][3]

V roce 1965^[4] Arnold Farber a Eugene Schlig, pracující pro IBM, vytvořili pevnou síť paměťová buňka, používat tranzistor brána a tunelová dioda západka. Zámku nahradili dvěma tranzistory a dvěma rezistory, konfigurace, která se stala známou jako Farber-Schligova buňka. V roce 1965 vytvořil Benjamin Agusta a jeho tým v IBM 16bitový křemíkový paměťový čip založený na buňce Farber-Schlig s 80 tranzistory, 64 rezistory a 4 diodami.

Aplikace a použití

Buňky SRAM na zemřít STM32F103VGT6 mikrokontrolér jak to vidí a rastrovací elektronový mikroskop. Vyrobeno STMicroelectronics pomocí 180 nanometr proces.

Srovnávací obrázek 180 nanometr Buňky SRAM na STM32F103VGT6 mikrokontrolér jak je vidět z optický mikroskop

Vlastnosti

Ačkoli to lze charakterizovat jako dočasná paměť SRAM exponáty remanence dat.^[5]

SRAM nabízí jednoduchý model přístupu k datům a nevyžaduje obnovovací obvod. Výkon a spolehlivost jsou dobré a při nečinnosti je nízká spotřeba energie.

Vzhledem k počtu tranzistorů potřebných k implementaci buňky SRAM se ve srovnání s DRAM snižuje hustota a zvyšuje se cena a při aktivním čtení nebo zápisu dat je vysoká spotřeba energie.

Taktovací frekvence a výkon

The Napájení spotřeba paměti SRAM se značně liší v závislosti na tom, jak často je k ní přistupováno. Bylo navrženo několik technik pro správu spotřeby energie paměťových struktur založených na SRAM.^[6]

Vestavěné použití

Mnoho kategorií průmyslových a vědeckých subsystémů, automobilové elektroniky apod. Obsahuje statickou paměť RAM, kterou lze v této souvislosti označit jako ESRAM.^[7] Určitá částka (kilobajty nebo méně) je také zabudována prakticky do všech moderních zařízení, hraček atd., Které implementují elektronické uživatelské rozhraní. Několik megabajtů lze použít ve složitých produktech, jako jsou digitální fotoaparáty, mobilní telefony, syntezátory, herní konzole atd.

SRAM ve svém dvouportový forma se někdy používá v reálném čase zpracování digitálních signálů obvodů.^[8]

V počítačích

SRAM se také používá v osobních počítačích, pracovních stanicích, směrovačích a periferních zařízeních: CPU registrovat soubory, interní Mezipaměti CPU a externí Burst režim SRAM mezipaměti, pevný disk Nárazníky, router nárazníky atd. LCD obrazovky a tiskaři také normálně využívají statickou RAM k udržení zobrazeného obrázku (nebo k tisku). Statická RAM byla použita pro hlavní paměť některých raných osobních počítačů, jako je ZX80, TRS-80 Model 100 a Commodore VIC-20.

Fandové

Fandové, zejména domácí nadšenci procesorů,^[9] často preferují SRAM kvůli snadnému propojení. Je mnohem jednodušší pracovat s než s DRAM, protože neexistují žádné obnovovací cykly a adresy a datové sběrnice jsou často přímo přístupné.^{[Citace je zapotřebí ]} Kromě sběrnic a napájecího připojení vyžaduje SRAM obvykle pouze tři ovládací prvky: Chip Enable (CE), Write Enable (WE) a Output Enable (OE). V synchronním SRAM je také zahrnut Clock (CLK).^{[Citace je zapotřebí ]}

Typy SRAM

Energeticky nezávislé SRAM

Energeticky nezávislé SRAM (nvSRAM) má standardní funkce SRAM, ale ukládají data při ztrátě napájení a zajišťují zachování důležitých informací. nvSRAM se používají v celé řadě situací - v sítích, v kosmonautice a v lékařství^[10] - kde je zásadní ochrana dat a kde jsou baterie nepraktické.

Pseudo SRAM

Pseudostatická RAM (PSRAM) má paměťové jádro DRAM v kombinaci s automatickým obnovovacím obvodem.^[11] Vypadají externě jako pomalejší SRAM. Mají výhodu v hustotě / nákladech oproti skutečné SRAM bez složitosti přístupu na DRAM.

Podle typu tranzistoru

• Bipolární spojovací tranzistor (použito v TTL a ECL ) - velmi rychlý, ale s vysokou spotřebou energie
• MOSFET (použito v CMOS ) - nízký výkon a dnes velmi běžné

Podle typu klopného obvodu

• Binární SRAM
• Trojice SRAM

Podle funkce

• Asynchronní - nezávisle na hodinové frekvenci; data dovnitř a ven jsou řízena přechodem adresy. Mezi příklady patří všudypřítomné 28kolíkové čipy 8K × 8 a 32K × 8 (často, ale ne vždy, něco pojmenované v duchu 6264 a 62C256), stejně jako podobné produkty až do 16 Mbit na čip
• Synchronní - všechna časování jsou spouštěna hranami hodin. Adresa, data a další řídicí signály jsou spojeny s hodinovými signály.

V 90. letech se pro rychlý přístup používala asynchronní SRAM. Asynchronous SRAM was used as hlavní paměť pro malé vestavěné procesory bez mezipaměti používané ve všem od průmyslová elektronika a měřicí systémy na pevné disky a síťová zařízení, kromě mnoha dalších aplikací. V dnešní době se synchronní SRAM (např.DDR SRAM) používá spíše podobně jako Synchronous DRAM - DDR SDRAM paměť se používá spíše než asynchronní DRAM. Rozhraní synchronní paměti je mnohem rychlejší, protože zaměstnáváním lze významně zkrátit dobu přístupu potrubí architektura. Navíc, protože DRAM je mnohem levnější než SRAM, je SRAM často nahrazován DRAM, zejména v případě, že je vyžadován velký objem dat. Paměť SRAM je však mnohem rychlejší pro náhodný (nikoli blokový / shlukový) přístup. Proto se paměť SRAM používá hlavně pro Mezipaměť CPU, malá paměť na čipu, FIFO nebo jiné malé nárazníky.

Podle funkce

• Obrat nulového autobusu (ZBT) - obrat je počet hodinových cyklů potřebných ke změně přístupu k SRAM z psát si na číst a naopak. Obrat pro ZBT SRAM nebo latence mezi cyklem čtení a zápisu je nulová.
• syncBurst (syncBurst SRAM nebo synchronous-burst SRAM) - funkce synchronního dávkového zápisu pro přístup k SRAM pro zvýšení operace zápisu do SRAM
• DDR SRAM - Synchronní, jeden port pro čtení / zápis, dvojnásobný datový tok I / O
• Quad Data Rate SRAM - Synchronní, samostatné porty pro čtení a zápis, čtyřnásobný datový tok I / O

Integrováno na čipu

SRAM může být integrován jako RAM nebo mezipaměť v mikrokontrolérech (obvykle od přibližně 32 bajtů do 128kilobajtů ), jako primární mezipaměti ve výkonných mikroprocesorech, jako je x86 rodina a mnoho dalších (od 8KB, až mnoho megabajtů), k ukládání registrů a částí stavových automatů používaných v některých mikroprocesorech (viz zaregistrovat soubor ), na integrovaných obvodech pro konkrétní aplikaci, nebo ASIC (obvykle v řádu kilobajtů) a v Polní programovatelné hradlové pole a Složité programovatelné logické zařízení

Design

Šest tranzistorová buňka CMOS SRAM

Typická buňka SRAM je tvořena šesti MOSFETy. Každý bit v SRAM je uložen na čtyři tranzistory (M1, M2, M3, M4), které tvoří dva střídače s křížovou vazbou. Tato paměťová buňka má dva stabilní stavy, které se používají k označení 0 a 1. Dva další přístup tranzistory slouží k řízení přístupu k úložné buňce během operací čtení a zápisu. Kromě těchto šest tranzistorových (6T) SRAM používají jiné druhy čipů SRAM 4, 8, 10 (4T, 8T, 10T SRAM) nebo více tranzistorů na bit.^[12][13][14] Čtyřtranzistorová SRAM je zcela běžná v samostatných zařízeních SRAM (na rozdíl od SRAM používaných pro mezipaměti CPU), implementovaných ve speciálních procesech s další vrstvou polykrystalický křemík, což umožňuje velmi odolné odpory.^[15] Hlavní nevýhoda používání 4T SRAM je zvýšena statická energie kvůli konstantnímu toku proudu jedním z rozevíracích tranzistorů.

Čtyři tranzistorové SRAM poskytuje výhody v hustotě za cenu složitosti výroby. Rezistory musí mít malé rozměry a velké hodnoty.

To se někdy používá k implementaci více než jednoho (čtení a / nebo zápisu) portu, což může být užitečné v určitých typech videopaměť a registrovat soubory implementováno s víceportovými obvody SRAM.

Obecně platí, že čím méně tranzistorů na buňku potřebujete, tím menší může být každá buňka. Vzhledem k tomu, že náklady na zpracování křemíkové destičky jsou relativně pevné, použití menších buněk a tedy zabalení více bitů na jednu destičku snižuje náklady na bit paměti.

Paměťové buňky, které používají méně než čtyři tranzistory, jsou možné - ale takové 3T^[16][17] nebo 1T buňky jsou DRAM, ne SRAM (dokonce i tzv 1T-SRAM ).

Přístup do buňky je umožněn slovním řádkem (WL na obrázku), který tyto dva ovládá přístup tranzistory M₅ a M.₆ které zase řídí, zda má být buňka připojena k bitovým linkám: BL a BL. Používají se k přenosu dat pro operace čtení i zápisu. I když to není nezbytně nutné mít dvě bitové linky, jak signál, tak jeho inverze jsou obvykle poskytovány, aby se zlepšily hranice šumu.

Během přístupů ke čtení jsou bitové linky aktivně řízeny nahoru a dolů měniči v buňce SRAM. Tím se zlepšuje šířka pásma SRAM ve srovnání s DRAM - v paměti DRAM je bitová linka připojena k úložným kondenzátorům a sdílení poplatků způsobí, že se bitová linie houpá nahoru nebo dolů. Symetrická struktura SRAM také umožňuje diferenciální signalizace, což umožňuje snadnější detekci malých výkyvů napětí. Další rozdíl oproti DRAM, který přispívá k rychlejší SRAM, je ten, že komerční čipy přijímají všechny adresní bity najednou. Pro srovnání, komoditní DRAM mají adresu multiplexovanou na dvě poloviny, tj. Vyšší bity následované nižšími bity, přes stejné kolíky balíku, aby byla zachována jejich velikost a nízké náklady.

Velikost SRAM s m adresní řádky a n datové linky jsou 2^m slova nebo 2^m × n bity. Nejběžnější velikost slova je 8 bitů, což znamená, že na každý ze dvou lze číst nebo zapisovat jeden bajt^m různá slova v čipu SRAM. Několik běžných čipů SRAM má 11 adresních řádků (tedy kapacitu 2¹¹ = 2,048 = 2k slova) a 8bitové slovo, proto se označují jako „2k × 8 SRAM“.

Rozměry buňky SRAM na IC jsou určeny minimální velikost prvku procesu použitého k výrobě IC.

Provoz SRAM

Buňka SRAM má tři různé stavy: pohotovostní (obvod je nečinný), čtení (údaje byly požadovány) nebo psaní (aktualizace obsahu). Paměť SRAM pracující v režimu čtení a režimu zápisu by měla mít „čitelnost“ a „stabilitu zápisu“. Tři různé stavy fungují následovně:

Pohotovostní

Pokud slovní řádek není uplatněn, přístup tranzistory M₅ a M.₆ odpojte buňku od bitových linek. Dva střídače s křížovou vazbou tvořené M₁ - M₄ se budou navzájem posilovat, dokud budou připojeni k napájení.

Čtení

Teoreticky čtení vyžaduje pouze prosazení slovní linie WL a čtení stavu buňky SRAM jediným přístupovým tranzistorem a bitovou linkou, např. M₆, BL. Bitové řádky jsou však relativně dlouhé a mají velké parazitní kapacita. K urychlení čtení se v praxi používá složitější proces: Čtecí cyklus se spouští přednastavením obou bitových linek BL a BL, na vysokou (logika 1) Napětí. Poté uplatnění slovní linie WL umožňuje oba přístupové tranzistory M₅ a M.₆, což způsobí, že napětí na jedné bitové linii BL mírně poklesne. Pak BL a BL linky budou mít malý rozdíl napětí mezi nimi. Zesilovač pro snímání snímá, která linka má vyšší napětí, a tak určuje, zda tam bylo 1 nebo 0 uloženy. Čím vyšší je citlivost snímacího zesilovače, tím rychlejší je operace čtení. Jelikož je NMOS výkonnější, je rozbalování snazší. Proto jsou bitové linky tradičně předbíjeny na vysoké napětí. Mnoho vědců se také snaží předbíjet při mírně nízkém napětí, aby snížili spotřebu energie.^[18][19]

Psaní

Cyklus zápisu začíná aplikací hodnoty, která má být zapsána, na bitové řádky. Pokud si přejeme napsat a 0, použijeme a 0 na bitové řádky, tj. nastavení BL na 1 a BL do 0. Je to podobné jako při použití resetovacího pulzu na SR-západka, což způsobí změnu stavu flip flopu. A 1 se zapisuje převrácením hodnot bitových linek. Poté se uplatní WL a zablokuje se hodnota, která má být uložena. Funguje to proto, že vstupní ovladače bitové linky jsou navrženy tak, aby byly mnohem silnější než relativně slabé tranzistory v samotné buňce, takže mohou snadno přepsat předchozí stav křížově vázané střídače. V praxi přistupujte k tranzistorům NMOS M₅ a M.₆ musí být silnější než oba spodní NMOS (M₁, M.₃) nebo nejlepší PMOS (M₂, M.₄) tranzistory. To lze snadno získat, protože tranzistory PMOS jsou při stejné velikosti mnohem slabší než NMOS. V důsledku toho, když jeden pár tranzistorů (např₃ a M.₄) je pouze mírně přepsán procesem zápisu, dvojice protilehlých tranzistorů (M₁ a M.₂) napětí brány se také změní. To znamená, že M₁ a M.₂ tranzistory lze snadněji přepsat atd. Křížově vázané invertory tak zvětšují proces zápisu.

Chování sběrnice

RAM s přístupovou dobou 70 ns vygeneruje platná data do 70 ns od okamžiku, kdy jsou řádky adresy platné. Data zůstanou platná do 20–30 ns po odstranění signálu OE. Všechny doby nárůstu a poklesu signálu jsou přibližně 5 ns. Některé SRAM mají „režim stránky“, kde lze postupně číst slova stránky (256, 512 nebo 1024 slov) s výrazně kratší dobou přístupu (obvykle přibližně 30 ns). Stránka je vybrána nastavením horních řádků adresy a poté jsou slova postupně čtena procházením dolních řádků adresy.

Viz také

• Flash paměť
• Miniaturní karta, zrušený standard paměťové karty SRAM

Reference