Quad Data Rate SRAM - Quad Data Rate SRAM

Quad Data Rate (QDR) SRAM je typ statická RAM paměť počítače který může přenést až čtyři slova z data v každém hodiny cyklus. Jako SDRAM s dvojnásobnou rychlostí přenosu dat (DDR), QDR SRAM přenáší data na stoupající i klesající hraně hodinového signálu. Hlavním účelem této schopnosti je umožnit čtení a zápis na vysokých taktovacích frekvencích bez ztráty šířky pásma v důsledku cyklů obratu sběrnice v paměti DDR SRAM. QDR SRAM používá dva hodiny, jeden pro čtení dat a jeden pro zápis dat a má oddělené datové sběrnice pro čtení a zápis (známé také jako oddělené I / O), zatímco DDR SRAM používá jediné hodiny a má jednu společnou datovou sběrnici použitou pro oba čte a zapisuje (známé také jako Common I / O). To pomáhá eliminovat problémy způsobené zpožděním šíření hodinového zapojení a umožňuje iluzi souběžných čtení a zápisů (jak je vidět na sběrnici, i když interně má paměť stále konvenční jediný port - operace jsou pipeline, ale sekvenční).

Když jsou započítány všechny datové I / O signály, není QDR SRAM dvakrát rychlejší než DDR SRAM, ale je 100% efektivní při prokládání čtení a zápisu. Naproti tomu DDR SRAM je nejúčinnější, když se neustále opakuje pouze jeden typ požadavku, např. číst pouze cykly. Když jsou cykly zápisu prokládány s cykly čtení, dojde ke ztrátě jednoho nebo více cyklů pro otočení sběrnice, aby nedocházelo ke sporům o data, a proto je účinnost sběrnice snížena. Většina výrobců SRAM zkonstruovala QDR a DDR SRAM pomocí stejného fyzického křemíku, který se odlišuje postprodukčním výběrem (např. Vypálením pojistky na čip).

QDR SRAM byl navržen pro vysokou rychlost komunikace a síťování aplikace, kde je datová propustnost důležitější než cena, energetická účinnost nebo hustota. Tuto technologii vytvořil Mikron a Cypřiš, později následovaný IDT, pak NEC, Samsung a Renesas. Paměť Quad Data Rate II + v současné době navrhuje společnost Cypress Semiconductor pro prostředí vytvrzená zářením.

I / O

Hodinové vstupy

4 hodinové řádky:

• Vstupní hodiny:
  • K.
  • ne-K nebo / K.
• Výstupní hodiny:
  • C
  • ne-C nebo / C

Řídicí vstupy

Dvě kontrolní linky:

• povolení zápisu: / WPS
• not-Read enable: / RPS

Autobusy

Jedna adresová sběrnice a dvě datové sběrnice:

• Adresa sběrnice
• Data v sběrnici
• Datová sběrnice

Hodinové schéma

• Adresy
  • Přečíst adresu zasunutou na náběžné hraně C.
  • Zápis adresy blokovaný na náběžné hraně K (v režimu série 4, série 2 používá náběžnou hranu ne-K)
• Data
  • Psát si
    • Pokud / WPS je nízká
      • Datové slovo Data In je zajištěn na náběžné hraně K.
      • Další datové slovo Data In je zajištěno na náběžné hraně / K.
  • Číst
    • Čtení je dvoucyklový proces
    • Pokud / RPS je nízká
      • První náběžná hrana C zablokuje čtenou adresu, A
      • Druhá náběžná hrana C umístí datové slovo z adresy A na Datový výstup autobus
      • Další vzestupná hrana / C umístí další datové slovo z adresy A + 1 na Datový výstup autobus

externí odkazy

• AN4065 Průvodce designem QDR-II, QDR-II +, DDR-II, DDR-II +