Integrita signálu - Signal integrity

Simulované oko diagram zobrazení průběhu signálu DDR3

Integrita signálu nebo SI je soubor opatření kvality elektrický signál. v digitální elektronika, proud binárních hodnot je reprezentován napěťovým (nebo proudovým) průběhem. Digitální signály jsou však zásadní analogový v přírodě a všechny signály podléhají účinkům jako např hluk, zkreslení a ztráta. Na krátké vzdálenosti a při nízkých bitových rychlostech to může jednoduchý vodič přenášet s dostatečnou věrností. Vysoko přenosové rychlosti a na delší vzdálenosti nebo prostřednictvím různých médií mohou různé efekty degradovat elektrický signál na místo, kde dojde k chybám a systém nebo zařízení selže. Úkolem analýzy integrity signálu je zmírnění těchto účinků. Je to důležitá činnost na všech úrovních balení a montáže elektroniky, od vnitřních spojů integrovaný obvod (IC),[1] skrz balík, tištěný spoj (PCB), backplane a mezisystémová připojení.[2] I když na těchto různých úrovních existují některá společná témata, existují také praktická hlediska, zejména doba letu vzájemného propojení versus bitová perioda, která způsobují podstatné rozdíly v přístupu k integritě signálu pro spojení mezi čipy versus spojení mezi čipy .

Některé z hlavní problémy obavy o integritu signálu jsou zvonění, přeslech, odskočit na zem, zkreslení, ztráta signálu a zdroj napájení hluk.

Dějiny

Integrita signálu primárně zahrnuje elektrický výkon vodičů a dalších obalových struktur používaných k pohybu signálů uvnitř elektronického produktu. Takový výkon je záležitostí základní fyziky a jako takový zůstal relativně nezměněn od vzniku elektronické signalizace. První transatlantický telegrafní kabel utrpět závažné problémy s integritou signálu a analýza problémů přinesla mnoho matematických nástrojů, které se dodnes používají k analýze problémů s integritou signálu, například telegrafické rovnice. Výrobky staré jako Western Electric příčná telefonní ústředna (kolem roku 1940), založený na drátěném pružinovém relé, utrpěl téměř všechny efekty, které dnes vidíme - zvonění, přeslechy, odrazy od země a šum napájení, které trápí moderní digitální produkty.

Na deskách s plošnými spoji se integrita signálu stala vážným problémem, když se doby přechodu (vzestupu a pádu) signálů začaly srovnávat s dobou šíření po desce. Velmi hrubě řečeno k tomu obvykle dochází, když rychlost systému překročí několik desítek MHz. Zpočátku pouze několik nejdůležitějších nebo nejrychlejších signálů vyžadovalo podrobnou analýzu nebo návrh. Jak se zvyšovaly rychlosti, potřebovala stále větší část signálů analýzu SI a návrhové postupy. V moderních obvodech (> 100 MHz) musí být v podstatě všechny signály navrženy s ohledem na SI.

Pro integrované obvody byla analýza SI nezbytná jako důsledek omezených konstrukčních pravidel. V počátcích moderní éry VLSI byly design a uspořádání obvodů digitálních čipů manuálními procesy. Využití abstrakce a aplikace techniky automatické syntézy od té doby umožnili návrhářům vyjádřit své návrhy pomocí jazyky na vysoké úrovni a použít automatizovaný proces návrhu vytvářet velmi složité návrhy, do značné míry ignorující elektrické vlastnosti podkladových obvodů. Trendy měřítka však (viz Moorův zákon ) přinesl elektrické efekty zpět do popředí v posledních technologických uzlech. Při změně měřítka technologie pod 0,25 µm se zpoždění drátu stala srovnatelná nebo dokonce větší než zpoždění brány. V důsledku toho bylo třeba zvážit dosažení zpoždění drátu načasování uzavření. V nanometrových technologiích s velikostí 0,13 µm a méně se při digitálním designu staly důležitým faktorem nechtěné interakce mezi signály (např. Přeslech). V těchto technologických uzlech nelze zajistit výkon a správnost návrhu bez zohlednění účinků hluku.

Většina tohoto článku pojednává o SI ve vztahu k moderní elektronické technologii - zejména o použití integrované obvody a tištěný obvod palubní technologie. Principy SI nicméně nejsou výlučné pro použitou signalizační technologii. SI existoval dlouho před příchodem obou technologií a bude tak činit, dokud bude elektronická komunikace přetrvávat.

Integrita signálu na čipu

Problémy s integritou signálu v moderních integrovaných obvodech (IC) mohou mít mnoho drastických důsledků pro digitální designy:

  • Výrobky nemusí fungovat vůbec, nebo ještě horší, že se stanou nespolehlivými v terénu.
  • Návrh může fungovat, ale pouze při nižších rychlostech, než bylo plánováno
  • Výnos může být snížen, někdy drasticky

Cena těchto poruch je velmi vysoká a zahrnuje fotomaska náklady, technické náklady anáklady příležitosti kvůli zpožděnému zavedení produktu. Proto, automatizace elektronického designu Pro analýzu, prevenci a nápravu těchto problémů byly vyvinuty nástroje (EDA).[1]v integrované obvody, nebo integrované obvody, hlavní příčinou problémů s integritou signálu je přeslech.V CMOS technologií, je to především kvůli propojení kapacita, ale obecně to může být způsobeno vzájemná indukčnost, spojení substrátu, neideální provoz brány a další zdroje. Opravy obvykle zahrnují změnu velikostí ovladačů a / nebo rozteče vodičů.

V analogových obvodech se návrháři také zajímají o hluk, který vzniká z fyzických zdrojů, jako je např tepelný hluk, blikání, a hluk výstřelu. Tyto zdroje šumu na jedné straně představují spodní hranici nejmenšího signálu, který lze zesílit, a na druhé straně definují horní hranici užitečného zesílení.

V digitálních integrovaných obvodech hluk v signálu, který je předmětem zájmu, vzniká primárně z vazebních účinků při přepínání jiných signálů. Zvyšující se hustota propojení vedla k tomu, že každý vodič má sousedy, kteří jsou fyzicky blíže k sobě, což vede ke zvýšenému přeslechu mezi sousedními sítěmi. Jak se okruhy nadále zmenšovaly v souladu s Moorův zákon spiklo několik efektů, které zhoršují problémy s hlukem:

  • Aby zůstal odpor tolerovatelný i přes zmenšenou šířku, jsou moderní geometrie drátu silnější v poměru k jejich rozteči. Tím se zvyšuje kapacita bočnice na úkor kapacity vůči zemi, a tím se zvyšuje napětí indukovaného šumu (vyjádřené jako zlomek napájecího napětí).
  • Škálování technologií vedlo ke snížení mezní napětí pro tranzistory MOS a také snížil rozdíl mezi prahovým a napájecím napětím, čímž se zmenšil hranice šumu.
  • Logické rychlosti, a zejména rychlosti hodin, se výrazně zvýšily, což vedlo k rychlejším přechodům (stoupání a klesání). Tyto rychlejší přechodové doby úzce souvisí s vyššími kapacitními přeslechy. Také při takových vysokých rychlostech vstupují do hry indukční vlastnosti vodičů, zejména vzájemná indukčnost.

Tyto efekty zvýšily interakce mezi signály a snížily odolnost proti šumu digitálních obvodů CMOS. To vedlo k tomu, že šum je významným problémem digitálních integrovaných obvodů, který musí každý designér digitálních čipů zvážit dříve zalepit. Je třeba zmírnit několik obav:

  • Šum může způsobit, že signál přijme nesprávnou hodnotu. To je obzvláště kritické, když má být signál blokován (nebo vzorkován), protože do prvku úložiště může být načtena nesprávná hodnota, což způsobí logickou poruchu.
  • Šum může zpozdit usazení signálu na správnou hodnotu. Tomu se často říká hluk při zpoždění.
  • Šum (např. Zvonění) může způsobit pokles vstupního napětí brány pod úroveň země nebo překročení napájecího napětí. To může snížit životnost zařízení namáháním součástek, vyvolat latchup, nebo způsobit vícenásobné cyklování signálů, které by se v daném období měly cyklovat pouze jednou.

Nalezení problémů s integritou IC signálu

Návrhář IC obvykle provede následující kroky pro ověření SI:

  • Proveďte a extrakce rozložení získat paraziti spojené s rozvržením. V simulacích se obvykle extrahují a používají paraziti nejhoršího a nejlepšího případu. U integrovaných obvodů, na rozdíl od desek plošných spojů, se fyzické měření parazitiků téměř nikdy neprovádí, protože měření in-situ s externím zařízením je extrémně obtížné. Kromě toho by k jakémukoli měření došlo po vytvoření čipu, což je příliš pozdě na to, aby se vyřešily pozorované problémy.
  • Vytvořte seznam očekávaných šumových událostí, včetně různých typů šumu, jako je například vazba a sdílení poplatků.
  • Vytvořte model pro každou šumovou událost. Je zásadní, aby byl model tak přesný, jak je to nutné k modelování dané hlukové události.
  • U každé signální události se rozhodněte, jak budit obvod, aby došlo k šumové události.
  • Vytvořit KOŘENÍ (nebo jiný simulátor obvodu) netlist který představuje požadovanou excitaci, aby zahrnoval tolik účinků (například parazitních indukčnost a kapacita a různé efekty zkreslení) podle potřeby.
  • Spusťte SPICE simulace. Analyzujte výsledky simulace a rozhodněte, zda je nutný nějaký nový design. Je běžné analyzovat výsledky pomocí oční vzor a výpočtem rozpočtu načasování.[3]

Moderní nástroje pro integritu signálu pro návrh IC provádějí všechny tyto kroky automaticky a vytvářejí zprávy, které dávají návrhu čistý stav zdraví, nebo seznam problémů, které je třeba opravit. Tyto nástroje se však obecně nepoužívají napříč celým IC, ale pouze vybranými signály zájmu.

Oprava problémů s integritou signálu IC

Jakmile je problém nalezen, musí být opraven. Typické opravy problémů s IC na čipu zahrnují:

  • Odstranění nespojitosti impedance. Nalezení míst, kde existují významné posuny v impedanci, a úprava geometrie dráhy pro posunutí impedance tak, aby lépe odpovídala zbytku cesty.
  • Optimalizace ovladače. Můžete mít příliš mnoho jízdy a také málo.
  • Vložení pufru. V tomto přístupu se místo přenesení ovladače oběti vloží do příslušného bodu sítě oběti vyrovnávací paměť.
  • Agresor downsizing. Funguje to tak, že se zvyšuje doba přechodu útočící sítě snížením síly jejího ovladače.
  • Přidejte stínění. Přidejte stínění kritických sítí nebo hodinových sítí pomocí štítů GND a VDD, abyste snížili účinek přeslechů (tato technika může vést ke směrování režie).
  • Směrování Změny. Změny ve směrování mohou být velmi účinné při řešení problémů s hlukem, zejména snížením nejtěžších spojovacích účinků pomocí oddělení.

Každá z těchto oprav může způsobit další problémy. Tento typ problému je třeba řešit jako součást návrhové toky a designové uzavření. Opětovná analýza po změnách designu je opatrné opatření.

Ukončení on-die

Ukončení on-die (ODT) nebo digitálně řízená impedance (DCI[4]) je technologie, pro kterou je zakončovací odpor pro impedanční přizpůsobení v přenosových vedeních je umístěn v polovodičovém čipu, namísto samostatného, ​​samostatného zařízení namontovaného na desce s plošnými spoji. Blízkost zakončení od přijímače zkrátí pahýl mezi těmito dvěma, čímž se zlepší celková integrita signálu.

Integrita signálu z čipu na čip

Odrazy vyskytující se v důsledku nesouladu ukončení. puls má dobu náběhu 100 psů. Simulované použití Docela univerzální obvodový simulátor (Qucs). Vidět Reflektometrie v časové oblasti.

U kabelového připojení je důležité porovnat dobu letu propojení s bitovou periodou, aby bylo možné rozhodnout, zda je zapotřebí impedančně přizpůsobené nebo nesrovnatelné připojení.

Doba letu kanálu (zpoždění) propojení je zhruba 1 ns za 15 cm (6 palců) z FR-4 páskové vedení (rychlost šíření závisí na dielektriku a geometrii)[5]. Odrazy předchozích impulsů při neshodách impedance utichají po několika odrazech nahoru a dolů po čáře (tj. V pořadí podle doby letu). Při nízkých bitových rychlostech ozvěny utichají samy a pomocí midpulse už nejsou problémem. Přizpůsobení impedance není ani nutné, ani žádoucí. Existuje mnoho typů desek s plošnými spoji kromě FR-4, ale výroba je obvykle nákladnější.

Mírný trend vyšších přenosových rychlostí se v roce 2004 dramaticky zrychlil, a to zavedením do roku 2004 Intel z PCI-Express Standard. V návaznosti na toto vedení prošla většina standardů připojení mezi čipy architektonickým posunem od paralelních sběrnic k serializátoru / deserializátoru (SERDES ) odkazy zvané „pruhy“. Taková sériová spojení eliminují zkosení paralelních sběrnic a snižují počet trasování a výsledných vazebných efektů, ale tyto výhody přicházejí za cenu velkého zvýšení bitové rychlosti v pruzích a kratších bitových period.

Při datových rychlostech multigigabitů / s musí návrháři spojů zvážit odrazy při změnách impedance (např. Kde stopy mění úrovně na průchody viz Přenosová vedení ), hluk vyvolaný hustě zabalenými sousedními spoji (přeslech ) a vysokofrekvenční útlum způsobený kožní efekt v kovové stopě a dielektrické ztrátě tangenta. Příkladem technik zmírňování těchto poruch je přepracování via geometrie, aby se zajistila shoda impedance, použití diferenciální signalizace, a preemfáze filtrování.[6][7]

Při těchto nových rychlostech multigigabitů / s je bitová perioda kratší než doba letu; ozvěny předchozích pulzů mohou přijít k přijímači na vrcholu hlavního pulzu a poškodit ho. V komunikačním inženýrství se tomu říká intersymbol interference (ISI). V inženýrství integrity signálu se obvykle nazývá uzavření oka (odkaz na nepořádek ve středu typu stopy osciloskopu nazývaného oční diagram). Když je bitová perioda kratší než doba letu, eliminace odrazů pomocí klasických mikrovlnných technik, jako je přizpůsobení elektrická impedance vysílače k ​​propojení, sekcí propojení k sobě navzájem a propojení k přijímači, je zásadní. Ukončení se zdrojem nebo zátěží je synonymem pro shodu na obou koncích. Lze zvolit impedanci propojení, která je omezena impedancí volného prostoru (~ 377 Ω), geometrický tvarový faktor a druhou odmocninou relativní dielektrické konstanty výplně páskového vedení (typicky FR-4, s relativní dielektrickou konstantou ~ 4). Společně tyto vlastnosti určují trasování charakteristická impedance. 50 Ω je vhodná volba pro jednostranné linky,[8] a 100 ohmů pro diferenciál.

V důsledku nízké impedance vyžadované párováním nesou stopy signálu PCB mnohem více proudu než jejich protějšky na čipu. Tento větší proud indukuje přeslechy primárně v magnetickém nebo indukčním režimu na rozdíl od kapacitního režimu. K potlačení tohoto přeslechu si musí návrháři digitálních desek plošných spojů neustále uvědomovat nejen zamýšlenou signální cestu pro každý signál, ale také cestu zpětného signálního proudu pro každý signál. Samotný signál a jeho proudová cesta zpětného signálu jsou stejně schopné generovat indukční přeslech. Diferenční páry trasování pomáhají tyto účinky omezit.

Třetí rozdíl mezi připojením na čipu a čipu na čipu zahrnuje velikost průřezu signálního vodiče, konkrétně to, že vodiče PCB jsou mnohem větší (obvykle 100 um nebo více na šířku). Stopy PCB tedy mají malou sérii odpor (obvykle 0,1 Ω / cm) při DC. Vysokofrekvenční složka pulzu je však utlumena dodatečným odporem v důsledku kožního efektu a tečné ztráty dielektrika spojené s materiálem PCB.

Hlavní výzva často závisí na tom, zda je projekt nákladově orientovanou spotřebitelskou aplikací nebo výkonově orientovanou infrastrukturní aplikací.[9] Mají tendenci vyžadovat rozsáhlé ověření po rozložení (pomocí EM simulátor ) a optimalizace návrhu před rozvržením (pomocí KOŘENÍ a a simulátor kanálu ).

Směrovací topologie

Stromová topologie podobná topologii stromu DDR2 Příkaz / adresa (CA) banka
Přeletová topologie podobná topologii DDR3 Příkaz / adresa (CA) banka

Úrovně šumu na trasování / síti velmi závisí na vybrané topologii směrování. V topologii typu point-to-point je signál směrován z vysílače přímo do přijímače (toto je aplikováno v PCIe, RapidIO, GbE, DDR2 /DDR3 /DDR4 DQ / DQS atd.). Topologie typu point-to-point má nejmenší problémy se SI, protože zde nejsou zavedeny žádné velké impedanční shody zavedené řádkem T (obousměrné rozdělení stopy).

U rozhraní, kde více balíčků přijímá ze stejné linky (například s konfigurací backplane), musí být linka v určitém okamžiku rozdělena, aby obsluhovala všechny přijímače. Předpokládá se, že dojde k některým pahýlům a nesouladu impedance. Rozhraní více balení zahrnují B.LVDS Banka DDR2 / DDR3 / DDR4 C / A, RS485 a Sběrnice CAN. Existují dvě hlavní topologie multipackage: Tree a fly-by.

Hledání problémů s integritou signálu

  • Proveďte a extrakce rozložení získat parazity spojené s rozvržením. V simulacích se obvykle extrahují a používají paraziti nejhoršího a nejlepšího případu. Kvůli distribuované povaze mnoha poruch elektromagnetická simulace[10] se používá k extrakci.
  • Pokud deska plošných spojů nebo balíček již existuje, návrhář může také měřit poškození prezentované připojením pomocí vysokorychlostního přístrojového vybavení, jako je a vektorový síťový analyzátor. Například pracovní skupina IEEE P802.3ap používá změřené S-parametry jako testovací případy[11] pro navrhovaná řešení problému 10 Gbit / s Ethernet přes backplanes.
  • Přesné modelování hluku je nutností. Vytvořte seznam očekávaných šumových událostí, včetně různých typů šumu, jako je například vazba a sdílení poplatků. Specifikace informací o vstupní vyrovnávací paměti (IBIS) nebo modely obvodů mohou být použity k reprezentaci ovladačů a přijímačů.
  • U každé hlukové události se rozhodněte, jak budit obvod, aby k hlukové události došlo.
  • Vytvořit KOŘENÍ (nebo jiný simulátor obvodu) netlist který představuje požadované buzení.
  • Spusťte SPICE a zaznamenejte výsledky.
  • Analyzujte výsledky simulace a rozhodněte, zda je nutný nějaký nový design. Pro častou analýzu výsledků je generováno datové oko a je vypočítán rozpočet načasování. Ukázkové video pro generování datového oka lze najít na YouTube: Oko se rodí.

Existují zvláštní účely EDA nástroje[12]které pomohou technikovi provést všechny tyto kroky na každém signálu v návrhu, poukázat na problémy nebo ověřit, zda je návrh připraven k výrobě. Při výběru nástroje, který je pro konkrétní úkol nejvhodnější, je třeba vzít v úvahu vlastnosti každého z nich, jako je kapacita (kolik uzlů nebo prvků), výkon (rychlost simulace), přesnost (jak dobré jsou modely), konvergence (jak dobrý je řešitel) ), schopnost (nelineární versus lineární, závislá na frekvenci versus nezávislá na frekvenci atd.) a snadné použití.

Oprava problémů s integritou signálu

Balíček IC nebo návrhář desek plošných spojů odstraňuje problémy s integritou signálu pomocí těchto technik:

  • Umístění tělesa referenční rovina sousedící se signálními stopami k ovládání přeslech
  • Ovládání rozteče šířky stopy k referenční rovině pro vytvoření konzistentního trasování impedance
  • Použitím ukončení kontrolovat zvonění
  • Veďte stopy kolmo na sousední vrstvy, abyste omezili přeslechy
  • Zvětšení rozestupu mezi stopami pro snížení přeslechů
  • Zajištění dostatečného zemního (a napájecího) připojení k omezení odskočit na zem (tato subdisciplína integrity signálu se někdy nazývá samostatně jako integrita napájení )
  • Distribuce energie s plnými rovinnými vrstvami k omezení hluku napájecího zdroje
  • Přidání preemfáze filtr do hnací buňky vysílače[13]
  • Přidání ekvalizér do přijímající buňky[13]
  • Vylepšeno hodiny a obnova dat (CDR) obvody s nízkým chvěním / fázovým šumem[14]

Každá z těchto oprav může způsobit další problémy. Tento typ problému je třeba řešit jako součást návrhové toky a designové uzavření.

Viz také

Poznámky

  1. ^ A b Louis Kossuth Scheffer; Luciano Lavagno; Grant Martin (eds) (2006). Příručka pro elektronickou automatizaci designu integrovaných obvodů. Boca Raton, Florida: CRC / Taylor & Francis. ISBN  0-8493-3096-3.CS1 maint: více jmen: seznam autorů (odkaz) CS1 maint: další text: seznam autorů (odkaz) Přehled oboru automatizace elektronického designu. Části části IC tohoto článku byly odvozeny (se svolením) ze svazku II, kapitola 21, Úvahy o hluku v digitálních integrovaných obvodechVinod Kariat.
  2. ^ Howard W. Johnson; Martin Graham (1993). Vysokorychlostní digitální design příručka černé magie. Englewood Cliffs, New Jersey: Prentice Hall PTR. ISBN  0-13-395724-1. Kniha pro designéry digitálních desek plošných spojů, která zdůrazňuje a vysvětluje principy analogových obvodů relevantní pro vysokorychlostní digitální design.
  3. ^ Ruckerbauer, Hermann. "Oko se rodí". Poskytuje ukázkové video o konstrukci oční vzor
  4. ^ Banáš, David. „Using Digitally Controlled Impedance: Signal Integrity vs. Power Dissipation Considerations, XAPP863 (v1.0)“ (PDF).
  5. ^ „Rule of Thumb # 3 Signal speed on an interconnect“. EDN. Citováno 2018-03-17.
  6. ^ „Integrita signálu: problémy a řešení,“ Eric Bogatin, Bogatin Enterprises
  7. ^ „Osm rad k ladění a ověřování vysokorychlostních autobusů,“ Poznámka k aplikaci 1382-10, Agilent Technologies
  8. ^ „Proč 50 ohmů?“. Mikrovlny 101. Citováno 2008-06-02.
  9. ^ Rako, Paul (23. dubna 2009). „Hlasy: Odborníci na integritu signálu hovoří: Dva odborníci diskutují o výzvách integrity signálu a jejich očekáváních ohledně integrity signálu“. EDN. Pro spotřebitelské aplikace založené na nákladech ... [je] lákavé zkompaktovat [paralelní sběrnice], ale rizikem je selhání postlayout ... U aplikací založených na výkonu je špetkou [je] prelayout design-space exploration .. .
  10. ^ „Překážka bariéry multigigabit za sekundu“
  11. ^ Modely kanálů pracovní skupiny IEEE P802.3ap
  12. ^ Plemeno, Gary (srpen 2008). „Výhody vysokorychlostního digitálního designu z nedávného vývoje nástrojů EDA“ (PDF). Vysokofrekvenční elektronika. str. 52. Citováno 1.května, 2009. ... s pokračujícím zvyšováním hodinových frekvencí digitálních obvodů jsou nyní oblasti RF a digitálních obvodů těsněji svázané než kdykoli předtím.
  13. ^ A b „Použití pre-zdůraznění a ekvalizace se Stratix GX“ (PDF). Altera.
  14. ^ "Používání analýzy hodinových chvění ke snížení BER v aplikacích sériových dat", Aplikační poznámka, číslo literatury 5989-5718EN, Agilent Technologies

Reference