Postsilikonová validace - Post-silicon validation
 | Tento článek obsahuje a seznam doporučení, související čtení nebo externí odkazy, ale jeho zdroje zůstávají nejasné, protože mu chybí vložené citace. (Červenec 2011) (Zjistěte, jak a kdy odstranit tuto zprávu šablony) |
Postsilikonová validace a ladění je posledním krokem ve vývoji polovodiče integrovaný obvod.
Proces před křemíkem
Během procesu před křemíkem inženýři testují zařízení ve virtuálním prostředí sofistikovaně simulace, emulace, a formální ověření nástroje. Naproti tomu postsilikonové validační testy probíhají na skutečných zařízeních běžících rychlostí v komerčních systémových deskách z reálného světa, které používají logický analyzátor a na základě tvrzení nástroje.
Uvažování
Velké polovodičové společnosti utrácejí miliony vytvářením nových komponent; tohle jsou "utopené náklady "Implementace designu. Proto je bezpodmínečně nutné, aby nový čip fungoval v plném a dokonalém souladu s jeho specifikací a aby byl dodán na trh v těsných spotřebitelských oknech. I několikadenní zpoždění může stát desítky milionů dolarů." Postsilikonová validace je proto jedním z nejvíce využívaných kroků v úspěšné implementaci návrhu.
Validace
Čipy obsahující 500 000 logické prvky jsou křemíkové mozky uvnitř mobilních telefonů, MP3 přehrávačů, počítačových tiskáren a periferních zařízení, digitálních televizních přijímačů, lékařských zobrazovacích systémů, komponent používaných v bezpečnosti a pohodlí dopravy a dokonce i v systémech správy budov. Výrobce si musí být absolutně jistý, že zařízení je důkladně ověřeno, buď kvůli jeho širokému rozšíření spotřebitelů, nebo kvůli jeho kritické aplikaci.
Nejlepším způsobem, jak dosáhnout vysoké jistoty, je využít ověřovací práce před křemíkem - která může představovat až 30% celkových nákladů na implementaci - a tyto znalosti využít v postsilikonovém systému. Dnes se většina této práce provádí ručně, což částečně vysvětluje vysoké náklady spojené s ověřováním systému. Existuje však několik nástrojů, které byly nedávno zavedeny k automatizaci ověřování postsilikonového systému.
Pozorovatelnost
Simulační návrhová prostředí mají obrovskou výhodu téměř dokonalého pozorovatelnost, což znamená, že návrhář může vidět jakýkoli signál téměř kdykoli. Trpí však omezeným množstvím dat, která mohou generovat během ověřování systému po křemíku. Mnoho komplikovaných zařízení označuje své problémy až po několika dnech nebo týdnech testování a produkují objem dat, jejichž reprodukce na simulátoru bude trvat staletí. FPGA Emulátory na bázi, zavedená součást většiny implementačních technik, jsou rychlejší než softwarové simulátory, ale nebudou poskytovat komplexní testy rychlosti systému potřebné pro spolehlivost zařízení.
Kromě toho se problém ověřování po křemíku zhoršuje, protože složitost návrhu se zvyšuje kvůli úžasnému pokroku ve zpracování polovodičových materiálů. Trvání od prototypu křemíku - takzvaného „prvního křemíku“ - po objemovou výrobu se prodlužuje a chyby unikají zákazníkům. Zvyšují se výdaje spojené s vytvrzováním IP. Dnešní průmysl se zaměřuje na techniky, které návrhářům umožňují lépe amortizovat své investice do předsilikonového ověření do postsilikonové validace. To nejlepší z těchto řešení umožňuje cenově dostupnou, škálovatelnou, automatizovanou viditelnost na drátě na čipu.
Výhody
Postsilikonová validace zahrnuje veškerou snahu o validaci, která se nalije do systému poté, co bude k dispozici prvních několik silikonových prototypů, ale před vydáním produktu. Zatímco v minulosti byla většina tohoto úsilí věnována ověřování elektrických aspektů návrhu nebo diagnostice systematických výrobních vad, dnes se rostoucí část úsilí zaměřuje na ověřování funkčních systémů. Tento trend je z velké části způsoben rostoucí složitostí digitálních systémů, která omezuje pokrytí ověřování poskytované tradičními předsilikonovými metodikami. Výsledkem je, že do funkčního křemíku přežívá řada funkčních chyb a je úkolem postsilikonové validace je detekovat a diagnostikovat, aby neunikly do uvolněného systému. Chyby v této kategorii jsou často chyby na úrovni systému a vzácné situace v rohových případech zakopané hluboko ve stavovém prostoru návrhu: protože tyto problémy zahrnují mnoho návrhových modulů, je obtížné je identifikovat pomocí předsilikonových nástrojů, které se vyznačují omezenou škálovatelností a výkonem .
Na druhé straně postsiliková validace těží z velmi vysokého surového výkonu, protože testy jsou prováděny přímo na vyrobeném křemíku. Současně představuje několik výzev pro tradiční metodiky validace kvůli omezené vnitřní pozorovatelnosti a obtížnosti použití modifikací na vyrobené křemíkové čipy. Tyto dva faktory vedou zase ke kritickým výzvám v diagnostice a nápravě chyb.