Projděte logikou tranzistoru - Pass transistor logic

v elektronika, projít tranzistorovou logikou (PTL) popisuje několik logické rodiny použitý při konstrukci integrované obvody. Snižuje počet tranzistorů použitých k odlišení logické brány, odstraněním nadbytečných tranzistorů. Tranzistory se používají jako spínače k ​​průchodu logické úrovně mezi uzly obvodu, místo jako spínače připojené přímo k napájecímu napětí.[1] To snižuje počet aktivních zařízení, ale má tu nevýhodu, že rozdíl napětí mezi vysokou a nízkou logickou úrovní klesá v každém stupni. Každý tranzistor v sérii je na svém výstupu méně nasycen než na svém vstupu.[2] Pokud je několik zařízení zřetězeno v sérii v logické cestě, může být vyžadováno konvenčně konstruované hradlo pro obnovení signálního napětí na plnou hodnotu. Naproti tomu konvenční Logika CMOS přepíná tranzistory, takže výstup se připojuje k jedné z napájecích kolejnic, takže logické úrovně napětí v sekvenčním řetězci se nesnižují. Může být vyžadována simulace obvodů, aby byl zajištěn odpovídající výkon.

Aplikace

Šest tranzistorový CMOS SRAM buňka. M5 a M6 jsou obousměrné tranzistory.
10-tranzistorový CMOS uzavřená západka D., podobné těm v integrovaných obvodech CD4042 nebo CD74HC75.

Logika propustného tranzistoru často používá méně tranzistorů, běží rychleji a vyžaduje méně energie než stejná funkce implementovaná se stejnými tranzistory v plně komplementární logice CMOS.[3]

XOR má nejhorší případ Karnaugh mapa —Pokud je implementován z jednoduchých bran, vyžaduje více tranzistorů než jakákoli jiná funkce. Návrháři Z80 a mnoho dalších čipů ušetřilo několik tranzistorů implementací XOR pomocí logikátoru pass-tranzistor než jednoduché brány.[4]

Základní principy pasivních tranzistorových obvodů

Přechodový tranzistor je řízen periodickým hodinovým signálem a funguje jako přístupový spínač k nabíjení nebo snižování parazitní kapacity CX, v závislosti na vstupním signálu Vv. Existují tedy dvě možné operace, když je hodinový signál aktivní (CK = 1), je logický přenos „1“ (nabíjení kapacity CX na logicky vysokou úroveň) a logický přenos „0“ (nabíjení kapacity C)X na logicky nízkou úroveň). V obou případech výstup měniče nMOS s vyčerpáním zátěže zjevně předpokládá logicky nízkou nebo logicky vysokou úroveň, v závislosti na napětí VX.

Logika doplňkového průchodu tranzistoru

Někteří autoři používají termín „komplementární tranzistorová logika“ k označení stylu implementace logických bran, který používá přenosové brány složený z tranzistorů NMOS a PMOS pass.[5]

Jiní autoři používají termín „komplementární průchodová tranzistorová logika“ (CPL) k označení stylu implementace logických bran, kde každá brána sestává z průchozí tranzistorové sítě pouze pro NMOS, následované výstupním měničem CMOS.[6][7][8]

Jiní autoři používají termín „komplementární tranzistorová logika“ (CPL) k označení stylu implementace logických bran pomocí kódování dvou kolejnic. Každá brána CPL má dva výstupní vodiče, kladný signál a doplňkový signál, což eliminuje potřebu střídačů.[9][10][11]

Logika doplňkového průchodu tranzistoru nebo „Logika diferenciálního průchodu tranzistoru“ označuje a logická rodina který je určen pro určitou výhodu. Je běžné používat tuto logickou rodinu pro multiplexery a západky.[Citace je zapotřebí ]

CPL používá sériové tranzistory k výběru mezi možnými invertovanými výstupními hodnotami logiky, jejichž výstup řídí střídač CMOS přenosové brány se skládají z nMOS a pMOS tranzistoru zapojených paralelně.

Jiné formy

Existují statické a dynamické typy tranzistorové logiky s různými vlastnostmi, pokud jde o rychlost, výkon a provoz při nízkém napětí.[12] Se snižováním napájecího napětí integrovaného obvodu se nevýhody logiky průchodu tranzistoru stávají významnějšími; prahové napětí tranzistorů je ve srovnání s napájecím napětím velké, což výrazně omezuje počet sekvenčních stupňů. Protože k řízení propustných tranzistorů jsou často vyžadovány doplňkové vstupy, jsou vyžadovány další logické stupně.

Reference

  1. ^ Jaume Segura, Charles F. Hawkins CMOS elektronika: jak to funguje, jak to selže, Wiley-IEEE, 2004 ISBN  0-471-47669-2, strana 132
  2. ^ Clive Maxfield Bebop to the boolean boogie: netradiční průvodce elektronikouNewnes, 2008 ISBN  1-85617-507-3, str. 423-426
  3. ^ Norimitsu Sako.„Patent US7171636: Logický obvod s pasivním tranzistorem a způsob jeho návrhu“ „V oboru je známo použití„ logického obvodu s pasivním tranzistorem “ke snížení počtu prvků a spotřeby energie a ke zlepšení provozní rychlosti.“
  4. ^ Ken Shirriff.„Zpětné inženýrství Z-80: vysvětlen křemík pro dvě zajímavé brány“.2013.
  5. ^ Gary K. Yeap.„Praktický nízkoenergetický digitální design VLSI“.2012.p. 197.
  6. ^ Vojin G. Oklobdzija.„Digitální design a výroba“.p. 2-39.
  7. ^ Yano, Kuniaki; Yamanaka, Toshiaki Yamanaka; Nishida, Takeshi; Saito, Mitsuo; Shimohigashi, Katsuhiro; Shimizu, Atsushi (1990). "Multiplikátor CMOS 16x16-b 3,8 ns využívající doplňkovou logiku pass-tranzistor". IEEE Journal of Solid-State Circuits. 25 (2): 388–395. Bibcode:1990IJSSC..25..388Y. doi:10.1109/4.52161.
  8. ^ Reynders, Nele; Dehaene, Wim (2015). Napsáno v Heverlee, Belgie. Návrh velmi nízkého napětí energeticky efektivních digitálních obvodů. Analog Circuits And Signal Processing (ACSP) (1. vyd.). Cham, Švýcarsko: Springer International Publishing AG Švýcarsko. doi:10.1007/978-3-319-16136-5. ISBN  978-3-319-16135-8. ISSN  1872-082X. LCCN  2015935431.
  9. ^ Wai-Kai Chen.„Logický design“.2003.p. 15-7.
  10. ^ Vojin G. Oklobdzija.„Příručka k počítačovému inženýrství“.2001.p. 2-23 až 2-24.
  11. ^ Ajit Pal.„Nízkoenergetické obvody a systémy VLSI“.p. 109 až 110.
  12. ^ Cornelius T. Leondes Systémy číslicového zpracování signálu: implementační techniky Elsevier, 1995 ISBN  0-12-012768-7 strana 2

Další čtení

  • Weste a Harris, CMOS VLSI Design, třetí vydání (ISBN  0-321-14901-7; ISBN  0-321-26977-2 (mezinárodní vydání))
  • Douglas A. Pucknell a Kamran Eshraghian, základní design VLSI, třetí vydání (ISBN  978-81-203-0986-9 (Indické vydání))