Nezávislé na médiích rozhraní - Media-independent interface

MII konektor na a Sun Ultra 1 Pracovní stanice pro autory

The rozhraní nezávislé na médiích (MII) byl původně definován jako standardní rozhraní pro připojení a Rychlý Ethernet (tj., 100 Mbit / s) řízení přístupu k médiím (MAC) blok do a PHY čip. MII je standardizováno IEEE 802.3u a připojuje různé typy PHY k MAC. Bytost nezávislý na médiích znamená, že různé typy zařízení PHY pro připojení k různým médiím (tj. kroucená dvojlinka, optické vlákno atd.) lze použít bez redesignu nebo výměny hardwaru MAC. Lze tedy použít jakýkoli MAC s jakýmkoli PHY, nezávisle na médiu pro přenos síťového signálu.

MII lze použít k připojení MAC k externímu PHY pomocí zásuvného konektoru nebo přímo k PHY čipu, který je na stejném PCB. Na PC CNR konektor Typ B přenáší signály rozhraní sběrnice MII.

Síťová data na rozhraní jsou zarámovaný pomocí IEEE Ethernet Standard. Skládá se z preambule, oddělovače počátečních rámců, ethernetových hlaviček, dat specifických pro protokol a kontrola cyklické redundance (CRC). Původní MII přenáší síťová data pomocí 4 bitů křupky v každém směru (4 vysílací datové bity, 4 přijímací datové bity). Data jsou taktována na 25 MHz, aby se dosáhlo propustnosti 100 Mbit / s. Původní design MII byl rozšířen, aby podporoval snížené signály a zvýšené rychlosti. Aktuální varianty zahrnují, omezené rozhraní nezávislé na médiích (RMII), gigabitové rozhraní nezávislé na médiích (GMII), redukované rozhraní nezávislé na gigabitových médiích (RGMII), sériové gigabitové rozhraní nezávislé na médiích (SGMII), vysoké sériové gigabitové rozhraní nezávislé na médiích (HSGMII), quad sériové gigabitové rozhraní nezávislé na médiích (QSGMII), a 10 gigabitové rozhraní nezávislé na médiích (XGMII).

The Vstup / výstup dat pro správu (MDIO) sériová sběrnice je podmnožina MII, která se používá k přenosu informací o správě mezi MAC a PHY. Při zapnutí, pomocí automatické vyjednávání, PHY se obvykle přizpůsobí všemu, k čemu je připojeno, pokud nebudou změněna nastavení prostřednictvím rozhraní MDIO.

Standardní MII

Standardní MII obsahuje malou sadu registrů:^[1]

• Konfigurace základního režimu (# 0)
• Stavové slovo (# 1)
• Identifikace PHY (# 2, # 3)
• Možnost reklamy (# 4)
• Možnost propojení partnerů (# 5)
• Rozšíření automatického vyjednávání (# 6)

Stavové slovo MII je nejužitečnějším vztažným bodem, protože jej lze použít ke zjištění, zda Síťová karta Ethernet je připojen k síti. Obsahuje a bitové pole s následujícími informacemi:^[2]

Vysílací signály

Vysílací hodiny jsou volně běžící hodiny generované PHY na základě rychlosti linky (25 MHz pro 100 Mbit / s, 2,5 MHz pro 10 Mbit / s). Zbývající vysílací signály jsou řízeny MAC synchronně na náběžné hraně TX_CLK. Toto uspořádání umožňuje provoz MAC bez nutnosti znát rychlost spojení. Signál povolení přenosu je udržován vysoko během přenosu rámce a nízký, když je vysílač nečinný.

Chyba přenosu může být vyvolána po dobu jedné nebo více časových period během přenosu rámce, aby se vyžadovalo, aby PHY záměrně poškodil rámec nějakým viditelným způsobem, který znemožňuje jeho přijetí jako platné. To může být použito k přerušení rámce, když je detekován nějaký problém po zahájení přenosu. MAC může vynechat signál, pokud nemá pro tuto funkci žádné využití, v takovém případě by měl být signál pro PHY svázán nízko.

V poslední době se zvyšuje chyba přenosu mimo rámcový přenos se používá k indikaci, že se datové linky přenosu používají pro speciální signalizaci. Konkrétně se datová hodnota 0b0001 (udržovaná nepřetržitě s TX_EN low a TX_ER high) používá k vyžádání EEE - schopný PHY vstoupit do režimu nízké spotřeby.

Přijímací signály

Prvních sedm signálů přijímače je zcela analogických se signály vysílače, kromě toho, že RX_ER není volitelný a slouží k označení, že přijímaný signál nelze dekódovat na platná data. Hodiny příjmu jsou obnoveny z příchozího signálu během příjmu rámce. Pokud nelze obnovit žádné hodiny (tj. Když je médium tiché), musí PHY jako náhradu představit volně běžící hodiny.

Signál platný pro příjem dat (RX_DV) není vyžadován k okamžitému dosažení vysoké hodnoty ihned po spuštění rámce, ale musí tak učinit včas, aby bylo zajištěno, že v přijatých datech je zahrnut bajt „oddělovač začátku“. Mohou být ztraceny některé z preambule.

Podobně jako u vysílání se pro speciální signalizaci používá zvýšení RX_ER mimo rámec. Pro příjem jsou definovány dvě datové hodnoty: 0b0001 pro indikaci, že partner linky je v režimu nízké spotřeby EEE, a 0b1110 pro falešný nosič indikace.

Signály CRS a COL jsou asynchronní s hodinami příjmu a mají smysl pouze v poloduplexním režimu. Snímání nosné je vysoké, když je vysílán, přijímán nebo je médium jinak vnímáno jako používané. Pokud je detekována kolize, COL se také zvýší, zatímco kolize přetrvává.

Kromě toho může MAC slabě vytáhnout signál COL, což umožňuje kombinaci COL high s CRS low (kterou PHY nikdy nevyprodukuje) sloužit jako indikace nepřítomnosti / odpojení PHY.

Signály řízení

MDC a MDIO tvoří podobné synchronní sériové datové rozhraní I²C. Stejně jako u I²C je rozhraní a multidrop sběrnice takže MDC a MDIO lze sdílet mezi více PHY.

Omezení

Rozhraní vyžaduje 18 signálů, z nichž pouze dva (MDIO a MDC) lze sdílet mezi více PHY. To představuje problém, zejména u víceportových zařízení; například přepínač s osmi porty využívající MII by potřeboval signály 8 × 16 + 2 = 130.

Snížené rozhraní nezávislé na médiích

Redukované rozhraní nezávislé na médiích (RMII) je standard, který byl vyvinut za účelem snížení počtu signálů potřebných pro připojení PHY k MAC. Snížení počtu pinů snižuje náklady a složitost síťového hardwaru, zejména v kontextu mikrokontroléry s integrovaným MAC, FPGA, víceportové přepínače nebo opakovače a čipové sady základních desek PC. K dosažení tohoto cíle byly ve srovnání se standardem MII změněny čtyři věci. Tyto změny znamenají, že RMII používá přibližně poloviční počet signálů ve srovnání s MII.

• Dva hodiny TXCLK a RXCLK jsou nahrazeny jedinými hodinami. Tyto hodiny jsou spíše vstupem do PHY než výstupem, který umožňuje sdílení hodinového signálu mezi všemi PHY v multiportovém zařízení, jako je přepínač.
• Taktovací frekvence se zdvojnásobí z 25 MHz na 50 MHz, zatímco datové cesty se zúží ze 4 bitů na 2 bity.
• Signály RXDV a CRS jsou multiplexovány do jednoho signálu.
• Signál COL je odstraněn.

MDC a MDIO lze sdílet mezi více PHY.

Signály přijímače jsou odkazovány na REF_CLK, stejně jako signály vysílače.

Toto rozhraní vyžaduje 9 signálů, oproti MII 18. Z těchto 9 může být na víceportových zařízeních sdíleno MDIO, MDC a REF_CLK, přičemž na každém portu bude 6 nebo 7 pinů.

RMII vyžaduje 50 MHz hodiny, kde MII vyžaduje 25 MHz hodiny a data jsou taktovány dva bity najednou oproti 4 bitům najednou pro MII nebo 1 bit najednou pro SNI (pouze 10 Mbit / s). Data jsou vzorkována pouze na náběžné hraně (tj. Jsou ne zdvojnásobeno ).

REF_CLK pracuje na 50 MHz v obou 100 Mbit / s režim a 10 Mbit / s režimu. Vysílající strana (PHY nebo MAC) musí udržovat všechny signály platné po dobu 10 hodinových cyklů 10 Mbit / s režimu. Přijímač (PHY nebo MAC) vzorkuje vstupní signály pouze každých deset cyklů 10 Mbit / s režimu.

Omezení

Neexistuje žádný signál, který by určoval, zda je rozhraní v režimu plného nebo polovičního duplexu, ale MAC i PHY musí souhlasit. To musí být místo toho komunikováno přes sériové rozhraní MDIO / MDC. Neexistuje také žádný signál, který by určoval, zda je rozhraní v režimu 10 nebo 100 Mbit / s, takže s tímto musí být také zacházeno pomocí rozhraní MDIO / MDC. Verze 1.2 specifikace RMII Consortium uvádí, že jeho rozhraní MDIO / MDC je identické s rozhraním specifikovaným pro MII v IEEE 802.3u. Aktuální revize IEEE 802.3 specifikují standardní mechanismus MDIO / MDC pro vyjednávání a konfiguraci rychlosti linky a duplexního režimu, ale je možné, že starší zařízení PHY mohla být navržena proti zastaralým verzím standardu, a proto mohou k nastavení použít vlastní metody rychlost a duplex.

Nedostatek signálu RX_ER, který není připojen k některým MAC (například multiportovým přepínačům), je řešen výměnou dat na některých PHY, aby se zneplatnila CRC. Chybějící signál COL je odvozen z AND-ing společně TX_EN a dekódovaného signálu CRS z linky CRS_DV v režimu polovičního duplexu. To znamená mírnou úpravu definice CRS: Na MII je CRS uplatněn pro Rx i Tx rámce; na RMII pouze pro Rx rámy. To má za následek, že na RMII jsou dva chybové stavy žádný dopravce a ztracený nosič nelze detekovat a je obtížné nebo nemožné podporovat sdílená média jako např 10BASE2 nebo 10BASE5.

Vzhledem k tomu, že standard RMII opomněl stanovit, že TX_EN by měl být vzorkován pouze na alternativních cyklech hodin, není symetrický s CRS_DV a dvě zařízení RMII PHY nelze připojit zády k sobě a vytvořit opakovač; to je však možné u National DP83848, který dodává dekódovaný RX_DV jako doplňkový signál v režimu RMII.^[3]

Úrovně signálu

TTL logické úrovně se používají pro 5 V nebo 3,3 V logika. Vstupní prahová hodnota je 2,0 V a nízká je 0,8 V. Specifikace uvádí, že vstupy by měly být 5 V tolerantní, ale některé populární čipy s rozhraním RMII nejsou 5 V tolerantní. Novější zařízení mohou podporovat 2,5 V a 1,8 V logika.

Se signály RMII se zachází jako s soustředěné signály spíše než přenosové linky. Verze IEEE souvisejícího standardu MII však specifikuje 68 Ω stopová impedance.^[4] Národní doporučuje běh 50 Ω stopy s 33 Ω ukončení série rezistory pro režim MII nebo RMII ke snížení odrazů.^{[Citace je zapotřebí ]} Národní také navrhuje, aby byly stopy pod 0,15 m dlouhý a uzavřený uvnitř 0,05 m na délku, aby se minimalizovalo zkosení.^[4]:5

Gigabitové rozhraní nezávislé na médiích

Gigabitové rozhraní nezávislé na médiích (GMII) je rozhraní mezi střední kontrola přístupu Zařízení (MAC) a fyzická vrstva (PHY ). Rozhraní pracuje při rychlostech až 1 000 Mbit / s, implementováno pomocí datového rozhraní s taktem 125 MHz se samostatnými osmibitovými datovými cestami pro příjem a vysílání a je zpětně kompatibilní se specifikací MII a může pracovat při záložních rychlostech 10 nebo 100 Mbit / s.

Rozhraní GMII bylo poprvé definováno pro 1000BASE-X v IEEE 802.3z-1998 jako klauzule 35 a následně začleněno do IEEE 802.3-2000 a dále.^[5]

Vysílací signály

K dispozici jsou dva vysílací hodiny. Použité hodiny závisí na tom, zda PHY pracuje na gigabitových nebo 10/100 Mbit / s rychlostech. Pro gigabitový provoz je GTXCLK dodáván do PHY a signály TXD, TXEN, TXER jsou synchronizovány s tímto. pro provoz 10 nebo 100 Mbit / s je TXCLK napájen z PHY a slouží k synchronizaci těchto signálů. To funguje buď na 25 MHz pro 100 Mbit / s, nebo 2,5 MHz pro 10 Mbit / s připojení. Naproti tomu přijímač používá jediný hodinový signál obnovený z příchozích dat.

Přijímací signály

Signály řízení

Rozhraní pro správu řídí chování PHY. Existuje 32 registrů, z nichž každý obsahuje 16 bitů. Prvních 16 registrů má definované použití,^[6] zatímco ostatní jsou specifické pro zařízení. Registry se používají ke konfiguraci zařízení ak dotazování na aktuální provozní režim.^{[je třeba další vysvětlení ]}

Snížené rozhraní nezávislé na gigabitových médiích

Redukované rozhraní nezávislé na gigabitových médiích (RGMII) využívá poloviční počet datových kolíků, jaké se používají v rozhraní GMII. Této redukce je dosaženo spuštěním poloviny tolika datových linek při dvojnásobné rychlosti, časovými multiplexními signály a eliminací nepodstatných signálů snímání nosné a signalizace kolize. RGMII tedy sestává pouze z 12 pinů, na rozdíl od 24 GMII.

Data jsou taktována na vzestupné a sestupné hrany pro 1000 Mbit / s a ​​na vzestupných hranách pouze pro 10/100 Mbit / s.^[7] Signál RX_CTL nese RXDV (data platná) na náběžné hraně a (RXDV xor RXER) na sestupné hraně. Signál TX_CTL rovněž nese TXEN na náběžné hraně a (TXEN xor TXER) na sestupné hraně. To je případ jak pro 1000 Mbit / s, tak pro 10/100 Mbit / s.^[8]

Signál vysílaného času je vždy poskytován MAC na lince TXC. Přijímací hodinový signál je vždy poskytován PHY na lince RXC.^{[Citace je zapotřebí ]} Synchronní se zdrojem používá se taktování: hodinový signál, který je na výstupu (buď PHY nebo MAC), je synchronní s datovými signály. To vyžaduje, aby byla deska plošných spojů navržena tak, aby ke hodinovému signálu přidala zpoždění 1,5–2 ns, aby splňovaly dobu nastavení a doby držení na dřezu. RGMII v2.0 specifikuje volitelné interní zpoždění, čímž se odstraňuje potřeba designéra PCB přidat zpoždění; toto je známé jako RGMII-ID.

RGMII verze 1.3^[9] používá 2,5V CMOS,^[10] zatímco RGMII verze 2 používá 1,5V HSTL.^[11]

Sériové gigabitové rozhraní nezávislé na médiích

Sériové gigabitové rozhraní nezávislé na médiích (SGMII) je variantou MII používanou pro Gigabitový Ethernet ale může také nést 10/100 Mbit / s Ethernet.

Pro data TX a RX a hodiny TX a RX používá diferenciální páry na frekvenci DDR 625 MHz. Liší se od GMII jeho nízkou spotřebou a nízkým počtem pinů 8b / 10b -kódované SerDes. Každá vysílací a přijímací cesta používá jeden diferenciální pár pro data a další diferenciální pár pro hodiny. Hodiny TX / RX musí být generovány na výstupu zařízení, ale jsou volitelné na vstupu zařízení (zotavení hodin lze použít alternativně). 10/100 Mbit / s Ethernet se přenáší duplikováním datových slov každý 100/10krát, takže hodiny jsou vždy na 625 MHz.

Nezávislé rozhraní s vysokým sériovým gigabitovým médiem

Rozhraní HSGMII (high serial gigabit media-independent interface) je funkčně podobné SGMII, ale podporuje rychlost spojení až 2,5 Gbit / s.

Quad sériové gigabitové rozhraní nezávislé na médiích

Quad quad serial gigabit media-independent interface (QSGMII) je metoda kombinující čtyři linky SGMII do rozhraní 5 Gbit / s. QSGMII, stejně jako SGMII, používá nízkonapěťová diferenciální signalizace (LVDS) pro data TX a RX a jeden hodinový signál LVDS. QSGMII používá podstatně méně signálních vedení než čtyři samostatná připojení SGMII.

10 gigabitových rozhraní nezávislých na médiích

Rozhraní nezávislé na 10 gigabitových médiích (XGMII) je standard definovaný v IEEE 802.3 pro připojení plného duplexu 10 Gigabit Ethernet (10GbE) porty navzájem a do dalších elektronických zařízení na a tištěný spoj. Skládá se ze dvou 32bitových datových cest (Rx & Tx) a dvou čtyřbitových řídicích toků (Rxc a Txc), pracujících na 156,25 MHz DDR (312.5 MT / s ).

Obvykle se používá pro připojení na čipu; při použití čipu na čipu většinou nahrazeno XAUI.

Viz také

• Rozhraní připojovací jednotky (AUI)
• G.hn, an ITU-T doporučení, které používá termín MII k označení rozhraní mezi vrstva datového spojení a fyzická vrstva.
• Převodník gigabitového rozhraní (GBIC)
• Seznam šířek pásma zařízení
• Malý připojitelný vysílač / přijímač (SFP)
• XAUI (XAUI)
• Transceiver XFP

Reference

externí odkazy

• Texas Instruments - AN-1405 DP83848 RMII
• Texas Instruments - Datový list DP83848C PHY
• hp.com - RGMIIv2_0_final_hp.pdf RGMII 01.04.2002 verze 2.0
• Serial-GMII Specification Revision 1.7 (ENG-46158) (PDF), archivovány z originál (PDF) dne 2015-07-14
• Implementační dokumentace CEVA
• Altera 10Gb Ethernet IP s rozhraními XGMII a XAUI
• GMII Timing and Electrical Specification