Automatizace návrhu brány - Gateway Design Automation
"Verilog HDL vznikl v Automated Integrated Design Systems (později přejmenovaný na Automatizace návrhu brány) v roce 1985. Společnost byla v té době soukromě vlastněna Dr. Prabhu Goel, vynálezce algoritmu generování testu PODEM (Path-Oriented Decision Making).[1] Verilog HDL navrhl Phil Moorby,[2] který se později měl stát hlavním designérem společnosti Verilog-XL a prvním Corporate Fellow ve společnosti Cadence Design Systems. Gateway Design Automation rychle rostl s úspěchem Verilog-XL a byl nakonec získán Cadence Design Systems, San Jose, CA v roce 1989. “[3]
Reference
- ^ Role Goela ve vynálezu PODEM byla stručně popsána v Alberto Sangiovanni-Vincentelli. (Listopad – prosinec 2003) Příliv a odliv EDA. IEEE Design and Test of Computers. str.62. Zobrazeno 20. září 2006 v Webové stránky UC Berkeley Archivováno 2012-02-05 na Wayback Machine.
- ^ Konference o automatizaci designu. (2006). Ocenění (pdf).Webové stránky DAC Archivováno 2012-07-22 na Wayback Machine p. 2
- ^ Verilog.com zobrazeno 20. září 2006.
 | Tento článek o IT nebo softwarové společnosti nebo korporaci je pahýl. Wikipedii můžete pomoci pomocí rozšiřovat to. |