Režimy vyčerpání a vylepšení - Depletion and enhancement modes

FET typu vyčerpání při typickém napětí. JFET, polysilikonový MOSFET, dvojitý hradlový MOSFET, kovový hradlový MOSFET, MESFET. vyčerpání, elektrony, díry, kov, izolátor. Nahoře = zdroj, dole = odtok, vlevo = brána, vpravo = hromadně. Napětí, která vedou ke vzniku kanálu, se nezobrazují

v tranzistory s efektem pole (FETS), režim vyčerpání a režim vylepšení jsou dva hlavní typy tranzistorů, které odpovídají tomu, zda je tranzistor v NA stát nebo VYPNUTO stav při nulovém napětí zdroje brány.

MOSFETy s vylepšeným režimem (metal-oxid – polovodičové FET) jsou běžnými spínacími prvky ve většině integrovaných obvodů. Tato zařízení jsou vypnuta při nulovém napětí brány. NMOS lze zapnout vytažením hradlového napětí vyšší než zdrojové napětí, PMOS lze zapnout vytažením hradlového napětí nižší než zdrojové napětí. Ve většině obvodů to znamená přitahování hradlového napětí MOSFET v režimu vylepšení směrem k jeho vypouštěcímu napětí NA.

V MOSFETu v režimu vyčerpání je zařízení normálně NA při nulovém hradlovém napětí. Taková zařízení se používají jako zátěžové „rezistory“ v logických obvodech (například v logice NMOS pro depleci a zátěž). U zařízení pro depleci a zátěž typu N může být prahové napětí asi –3 V, takže jej lze vypnout zatažením za záporné napětí brány 3 V (pro srovnání je odtok pozitivnější než zdroj v NMOS). V PMOS jsou polarity obráceny.

Režim lze určit znamením prahového napětí (hradlové napětí vzhledem ke zdrojovému napětí v bodě, kde se v kanálu právě tvoří inverzní vrstva): pro FET typu N mají zařízení v režimu vylepšení kladné prahové hodnoty a vyčerpání - zařízení režimu mají záporné prahové hodnoty; pro FET typu P negativní režim vylepšení, pozitivní režim vyčerpání.

Klíčová napětí (s prahovým napětím + 3 V nebo -3 V)
NMOSPMOS
Režim vylepšeníPROTId > PROTIs (typ)
NA: PROTIG ≥ PROTIs + 3V
VYPNUTO: PROTIG ≤ PROTIs		PROTId < PROTIs (typ)
NA: PROTIG ≤ PROTIs - 3V
VYPNUTO: PROTIG ≥ PROTIs
Režim vyčerpáníPROTId > PROTIs (typ)
NA: PROTIG ≥ PROTIs
VYPNUTO: PROTIG ≤ PROTIs - 3V		PROTId < PROTIs (typ)
NA: PROTIG ≤ PROTIs
VYPNUTO: PROTIG ≥ PROTIs + 3V

Efekt spojovacího pole - tranzistory (JFET) jsou režimem vyčerpání, protože spojení brány by předávalo zkreslení, pokud by brána byla převzata více než málo ze zdroje směrem k odtokovému napětí. Taková zařízení se používají v čipech arsenidu gália a germania, kde je obtížné vyrobit oxidový izolátor.

Alternativní terminologie

Některé zdroje říkají „typ vyčerpání“ a „typ vylepšení“ pro typy zařízení popsané v tomto článku jako „režim vyčerpání“ a „režim vylepšení“ a používají výrazy „režim“, pro které směr se napětí zdroje brány liší od nuly .[1] Posunutí hradlového napětí směrem k odtokovému napětí „zvyšuje“ vedení v kanálu, takže to definuje provozní režim vylepšení, zatímco posunutí hradla od odtoku kanál vyčerpává, takže to definuje režim vyčerpání.

Logické rodiny vylepšení-načtení a vyčerpání-načtení

Logika NMOS vyčerpání a načtení odkazuje na logickou rodinu, která se stala dominantní v křemíku VLSI ve druhé polovině 70. let; proces podporoval tranzistory v režimu vylepšení i v režimu vyčerpání a typické logické obvody používaly zařízení v režimu vylepšení jako rozbalovací přepínače a zařízení v režimu vyčerpání jako zátěže nebo vytažení. Logické rodiny zabudované ve starších procesech, které nepodporovaly tranzistory v režimu vyčerpání, byly retrospektivně označovány jako vylepšení-zatížení logika, nebo jako nasycená zátěž logika, protože tranzistory v režimu vylepšení byly obvykle spojeny s bránou do VDD napájení a provozovány v oblasti nasycení (někdy jsou brány předpjaté na vyšší VGG napětí a pracoval v lineární oblasti, pro lepší produkt zpoždění napájení (PDP), ale zatížení pak zabírá větší plochu).[2] Alternativně, spíše než statické logické brány, dynamická logika jako čtyřfázová logika byl někdy používán v procesech, které neměly k dispozici tranzistory v režimu vyčerpání.

Například 1971 Intel 4004 použitá křemíková brána vylepšení-zatížení Logika PMOS a 1976 Zilog Z80 použitý NMOS pro křemíkovou bránu s vyčerpáním.

Dějiny

První MOSFET (tranzistor s efektem pole-oxid-polovodičový polní efekt) prokázal egyptský inženýr Mohamed M. Atalla a korejský inženýr Dawon Kahng v Bell Labs v roce 1960 byl režim vylepšení křemík polovodičové zařízení.[3] V roce 1963 popsali MOSFETy jak v režimu vyčerpání, tak v režimu vylepšení Steve R. Hofstein a Fred P. Heiman na RCA Laboratories.[4] V roce 1966 T.P. Brody a H.E. Kunig ve společnosti Westinghouse Electric vymyšlený režim vylepšení a vyčerpání arsenid india (InAs) MOS tenkovrstvé tranzistory (TFT).[5][6]

Reference

  1. ^ John J. Adams (2001). Zvládnutí pracovního stolu s elektronikou. McGraw-Hill Professional. p.192. ISBN  978-0-07-134483-8.
  2. ^ Jerry C. Whitaker (2005). Mikroelektronika (2. vyd.). CRC Press. p. 6-7–6-10. ISBN  978-0-8493-3391-0.
  3. ^ Sah, Chih-Tang (Říjen 1988). "Vývoj MOS tranzistoru - od koncepce k VLSI" (PDF). Sborník IEEE. 76 (10): 1280–1326 (1293). doi:10.1109/5.16328. ISSN  0018-9219.
  4. ^ Hofstein, Steve R .; Heiman, Fred P. (září 1963). "Tranzistor s efektem pole s křemíkovou izolovanou bránou". Sborník IEEE. 51 (9): 1190–1202. doi:10.1109 / PROC.1963.2488.
  5. ^ Woodall, Jerry M. (2010). Základy III-V polovodičových MOSFETů. Springer Science & Business Media. s. 2–3. ISBN  9781441915474.
  6. ^ Brody, T. P .; Kunig, H. E. (říjen 1966). „VYSOKÝ ZISK PŘI TENKÉ FILMOVÉ TRANSISTORU“. Aplikovaná fyzikální písmena. 9 (7): 259–260. doi:10.1063/1.1754740. ISSN  0003-6951.