Behaviorální modelování v počítačově podporovaném designu - Behavioral modeling in computer-aided design

V počítačově podporovaném designu modelování chování je na vysoké úrovni obvod technika modelování, kde chování logika je modelován.

The Verilog-AMS a VHDL-AMS jazyky jsou široce používány k modelování logického chování.

Další přístupy k modelování

• RTL Modelování: logika je modelována na úrovni registru.
• Strukturální modelování: logika je modelována jak na úrovni registru, tak na úrovni brány.

Reference

Analogové behaviorální modelování s jazykem Verilog-A autor: Dan FitzPatrick, Ira Miller.

Tento počítačová věda článek je a pahýl. Wikipedii můžete pomoci pomocí rozšiřovat to.