Zadní konec řádku - Back end of line
![]() | tento článek potřebuje další citace pro ověření.Leden 2009) (Zjistěte, jak a kdy odstranit tuto zprávu šablony) ( |


The zadní konec řádku (BEOL) je druhá část Výroba IC kam se dostanou jednotlivá zařízení (tranzistory, kondenzátory, rezistory atd.) propojeny s kabeláží na desce, metalizační vrstvou. Běžné kovy jsou měď a hliník.[1] BEOL obvykle začíná, když je na plátku nanesena první vrstva kovu. BEOL obsahuje kontakty, izolační vrstvy (dielektrika ), úrovně kovů a spojovací místa pro připojení čipu k balíčku.
Po posledním FEOL krok, tam je oplatka s izolovanými tranzistory (bez vodičů). V BEOL části výrobních kontaktních stupňů (podložek) jsou vytvořeny propojovací vodiče, průchody a dielektrické struktury. Pro moderní IC proces může být do BEOL přidáno více než 10 kovových vrstev.
Kroky BEOL:
- Silicidace zdrojových a odtokových oblastí a polykrystalický křemík kraj.
- Přidání dielektrika (první, spodní vrstva je pre-kovové dielektrikum (PMD) - izolovat kov od křemíku a polysilikonu), CMP zpracovává to
- V PMD udělejte díry, udělejte do nich kontakty.
- Přidejte kovovou vrstvu 1
- Přidejte druhé dielektrikum zvané mezikovové dielektrikum (IMD)
- Proveďte průchody dielektrikem, abyste spojili nižší kov s vyšším kovem. Vias vyplněné Kovové CVD proces.
- Opakováním kroků 4–6 získáte všechny kovové vrstvy.
- Přidejte finální pasivační vrstvu k ochraně mikročipu
Před rokem 1998 používaly prakticky všechny čipy hliník pro kovové propojovací vrstvy.[2]
Čtyři kovy s nejvyšší elektrickou vodivostí jsou stříbro s nejvyšší vodivostí, pak měď, pak zlato a potom hliník.[Citace je zapotřebí ]
Po BEOL následuje „back-end proces“ (nazývaný také post-fab), který se neprovádí v čistých prostorách, často jinou společností. Zahrnuje test oplatky, oplatka backgrinding, separace matric, zemřít testy, IC balení a závěrečný test.
Viz také
Reference
- ^ Karen A. Reinhardt a Werner Kern (2008). Příručka technologie čištění křemíkových destiček (2. vyd.). William Andrew. str. 202. ISBN 978-0-8155-1554-8.
- ^ "Architektura propojení mědi".
Další čtení
- „Kapitola 11: Technologie koncového zařízení“. Silicon VLSI Technology: Fundamentals, Practice, and Modeling. Prentice Hall. 2000. str.681 –786. ISBN 0-13-085037-3.
- „Kapitola 7.2.2: Integrace procesů CMOS: Integrace back-of-the-line“. CMOS: Návrh obvodu, rozložení a simulace. Wiley-IEEE. 2010. s. 199–208 [177–79]. ISBN 978-0-470-88132-3.