Postupná aproximace ADC - Successive-approximation ADC

Tento článek obsahuje a seznam doporučení, související čtení nebo externí odkazy, ale jeho zdroje zůstávají nejasné, protože mu chybí vložené citace. Prosím pomozte zlepšit tento článek představuji přesnější citace. (Březen 2020) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)

A postupná aproximace ADC je typ analogově-digitální převodník který převádí spojitý analogový průběh do diskrétního digitální reprezentace pomocí a binární vyhledávání přes všechno možné kvantování úrovně před konečným konvergováním na digitální výstup pro každou konverzi.

Blokové schéma

Blokové schéma postupné aproximace ADC

Klíč

DAC = digitálně-analogový převodník

EOC = konec převodu

SAR = postupný aproximační registr

S / H = obvod vzorkování a zadržení

PROTI_V = vstupní napětí

PROTI_REF = referenční napětí

Algoritmus

Postupná aproximace analogově-digitální převodník obvod se obvykle skládá ze čtyř hlavních dílčích obvodů:

1. A vzorek a podržte obvodu k získání vstupu Napětí PROTI_v.
2. Analogový komparátor napětí, který porovnává PROTI_v na výstup interního DAC a vydá výsledek srovnání s postupnou aproximací Registrovat (SAR).
3. Subcircuit registru s postupnou aproximací určený k dodání přibližného digitálního kódu o PROTI_v k internímu DAC.
4. Interní referenční DAC, který pro srovnání s PROTI_ref, dodává komparátor s analogovým napětím rovným výstupu digitálního kódu ze SAR_v.

Animace 4bitového postupného aproximačního ADC

Postupný aproximační registr je inicializován tak, že nejvýznamnější bit (MSB) se rovná a digitální 1. Tento kód je vložen do DAC, který poté dodává analogový ekvivalent tohoto digitálního kódu (PROTI_ref/ 2) do obvodu komparátoru pro srovnání se vzorkovaným vstupním napětím. Pokud toto analogové napětí překročí PROTI_v, pak komparátor způsobí, že SAR resetuje tento bit; jinak je bit ponechán jako 1. Poté je další bit nastaven na 1 a je proveden stejný test, který pokračuje binární vyhledávání dokud nebude testován každý bit v SAR. Výsledný kód je digitální aproximace vzorkovaného vstupního napětí a na konci převodu (EOC) je nakonec vydán SAR.

Matematicky, pojďme PROTI_v = xV_ref, tak X in [−1, 1] je normalizované vstupní napětí. Cílem je přibližně digitalizovat X s přesností 1/2ⁿ. Algoritmus probíhá následovně:

1. Počáteční aproximace X₀ = 0.
2. ith aproximace X_i = X_i−1 − s(X_i−1 − X)/2ⁱkde s(X) je funkce signum (sgn (X) = +1 pro X ≥ 0, -1 pro X <0). Z toho pomocí matematické indukce vyplývá, že |X_n − X| ≤ 1/2ⁿ.

Jak ukazuje výše uvedený algoritmus, ADC SAR vyžaduje:

1. Zdroj vstupního napětí PROTI_v.
2. Zdroj referenčního napětí PROTI_ref normalizovat vstup.
3. DAC pro převod ith aproximace X_i na napětí.
4. Komparátor k provedení funkce s(X_i − X) porovnáním napětí DAC se vstupním napětím.
5. Registr pro uložení výstupu komparátoru a použití X_i−1 − s(X_i−1 − X)/2ⁱ.

Provoz postupného aproximačního ADC, když vstupní napětí klesne z 5 na 0 V. Iterace na X osa. Přibližná hodnota na y osa.

Příklad: Zde je zobrazeno deset kroků převodu analogového vstupu na 10bitový digitální pomocí postupné aproximace pro všechna napětí od 5 V do 0 V v 0,1 V iteracích. Protože referenční napětí je 5 V, je-li vstupní napětí také 5 V, nastaví se všechny bity. Když se napětí sníží na 4,9 V, vymaže se pouze některé z nejméně významných bitů. MSB zůstane nastavený, dokud nebude vstup poloviční než referenční napětí, 2,5 V.

Binární váhy přiřazené každému bitu, počínaje MSB, jsou 2,5, 1,25, 0,625, 0,3125, 0,15625, 0,078125, 0,0390625, 0,01953125, 0,009765625, 0,0048828125. Všichni tito přidat až 4,9951171875, což znamená binární 1111111111, nebo jeden LSB méně než 5.

Když je analogový vstup srovnáván s interním výstupem DAC, je efektivně porovnáván s každou z těchto binárních vah, počínaje 2,5 V a buď jej udržovat, nebo ve výsledku vymazat. Poté přidáním další váhy k předchozímu výsledku, opětovným porovnáním a opakováním, dokud nebudou všechny bity a jejich váhy porovnány se vstupem, je nalezen konečný výsledek, binární číslo představující analogový vstup.

Varianty

Počítadlo typu ADC

Převaděč D na A lze snadno otočit, aby poskytl inverzní funkci převodu A na D. Princip je upravit vstupní kód DAC, dokud se výstup DAC nedostane do ±¹⁄₂ LSB na analogový vstup, který má být převeden do binární digitální podoby.

Servo sledování ADC

Jedná se o vylepšenou verzi počítajícího ADC. Obvod se skládá z čítače nahoru-dolů s komparátorem, který řídí směr počítání. Analogový výstup DAC se porovnává s analogovým vstupem. Pokud je vstup větší než výstupní signál DAC, výstup komparátoru jde vysoko a čítač je způsoben počítáním. Sledování ADC má tu výhodu, že je jednoduché. Nevýhodou je však čas potřebný ke stabilizaci, protože nová hodnota převodu je přímo úměrná rychlosti, s jakou se mění analogový signál.

Přerozdělení poplatků postupná aproximace ADC

Charge-scaling DAC

Jednou z nejběžnějších implementací postupného aproximačního ADC je přerozdělení poplatků postupná aproximace ADC, používá škálování náboje DAC. Nabíjecí DAC se jednoduše skládá z řady individuálně spínaných binárně vážených kondenzátorů. Množství náboje na každém kondenzátoru v poli se používá k provedení výše uvedeného binárního vyhledávání ve spojení s interním komparátorem DAC a registrem postupné aproximace.

3bitová simulace kapacitního ADC

1. Pole kondenzátorů je zcela vybité na ofsetové napětí komparátoru, PROTI_OS. Tento krok poskytuje automatické zrušení offsetu (tj. Offsetové napětí nepředstavuje nic jiného než mrtvé nabití, které kondenzátory nemohou žonglovat).
2. Všechny kondenzátory v poli jsou přepnuty na vstupní signál PROTI_v. Kondenzátory nyní mají náboj rovnající se jejich příslušné kapacitní kapacitě krát vstupní napětí minus offsetové napětí na každém z nich.
3. Kondenzátory se poté přepnou tak, aby se tento náboj aplikoval na vstup komparátoru, čímž se vytvoří vstupní napětí komparátoru rovné -PROTI_v.
4. Skutečný proces převodu pokračuje. Nejprve je kondenzátor MSB přepnut na PROTI_ref, což odpovídá rozsahu ADC v plném rozsahu. Kvůli binárnímu vážení pole tvoří kondenzátor MSB se zbytkem pole rozdělovač náboje 1: 1. Vstupní napětí do komparátoru je tedy nyní -PROTI_v + PROTI_ref/ 2. Následně, pokud PROTI_v je větší než PROTI_ref/ 2, pak komparátor vydá digitální 1 jako MSB, jinak vydá digitální 0 jako MSB. Každý kondenzátor je testován stejným způsobem, dokud vstupní napětí komparátoru konverguje k offsetovému napětí, nebo alespoň co nejblíže vzhledem k rozlišení DAC.

Použití s ​​neideálními analogovými obvody

Při implementaci jako analogový obvod - kde hodnota každého následného bitu není dokonale 2^N (např. 1,1, 2,12, 4,05, 8,01 atd.) - postup postupné aproximace nemusí vydávat ideální hodnotu, protože algoritmus binárního vyhledávání nesprávně odstraňuje to, co považuje za polovinu hodnot, které neznámý vstup nemůže být. V závislosti na rozdílu mezi skutečným a ideálním výkonem může maximální chyba snadno překročit několik LSB, zejména proto, že chyba mezi skutečným a ideálním výkonem 2^N se stane velkým pro jeden nebo více bitů. Protože skutečný vstup není znám, je proto velmi důležité, aby přesnost analogového obvodu použitého k implementaci SAR ADC byla velmi blízká ideálnímu 2^N hodnoty; jinak nemůže zaručit hledání nejlepší shody.

Viz také

• Kvantování šumu
• Digitálně analogový převodník

Reference

Další čtení

• CMOS Circuit Design, Layout and Simulation, 3. vydání; R. J. Baker; Wiley-IEEE; 1208 stran; 2010; ISBN  978-0-470-88132-3
• Příručka pro převod dat; Analogová zařízení; Noví; 976 stránek; 2004; ISBN  978-0750678414

externí odkazy

• Porozumění SAR ADC: jejich architektura a srovnání s jinými ADC - Maxim
• Vyberte správný A / D převodník pro vaši aplikaci - TI