Strukturovaná platforma ASIC - Structured ASIC platform

Tento článek obsahuje seznam obecných Reference, ale zůstává z velké části neověřený, protože postrádá dostatečné odpovídající vložené citace. Prosím pomozte zlepšit tento článek představuji přesnější citace. (červenec 2013) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)

Tento článek obsahuje a seznam doporučení, související čtení nebo externí odkazy, ale jeho zdroje zůstávají nejasné, protože mu chybí vložené citace. Prosím pomozte zlepšit tento článek představuji přesnější citace. (červenec 2013) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)

Strukturovaný ASIC je prostřední technologie mezi ASIC a FPGA, nabízející vysoký výkon, charakteristiku ASIC a nízkou NRE cena, charakteristika FPGA. Použití strukturovaného ASIC umožňuje rychlé uvedení produktů na trh, jejich nižší náklady a snadné navrhování.

V FPGA jsou propojení a logické bloky programovatelné po výrobě, což nabízí vysokou flexibilitu designu a snadné ladění v prototypování. Schopnost FPGA implementovat velké obvody je však omezená, a to jak velikostí, tak rychlostí, kvůli složitosti programovatelného směrování a značný prostor obsazený programovacími prvky, např SRAM, MUXes. Na druhou stranu je ASIC design flow drahý. Každý jiný design vyžaduje úplně jinou sadu masek. Structured ASIC je řešení mezi těmito dvěma. Má v zásadě stejnou strukturu jako FPGA, ale je maskou - programovatelné místo programovatelné v terénu, konfigurací jedné nebo více vrstev mezi kovovými vrstvami. Každý konfigurační bit SRAM lze nahradit výběrem vložení průchozího či nikoli mezi kovové kontakty.

Řada komerčních prodejců představila strukturované produkty ASIC. Mají širokou škálu konfigurovatelnosti, od jedné přes vrstvu až po 6 kovů a 6 přes vrstvy. Altera's Hardcopy-II, eASIC's Nextreme jsou příklady komerčních strukturovaných ASIC.

Viz také

• Pole brány
• Altera Corp - "Strukturované ASIC HardCopy II"
• eASIC Corp - "Nextreme Structured ASIC"

Reference

• Chun Hok Ho a kol. - "FPGA s plovoucí desetinnou čárkou: architektura a modelování"
• Chun Hok Ho a kol. - "HYBRIDNÍ FPGA PRO KONKRÉTNÍ DOMÉNU: APLIKACE ARCHITEKTURY A Plovoucího bodu"
• Steve Wilton a kol. - "Syntetizovatelná vestavěná tkanina FPGA orientovaná na datová cesta"
• Steve Wilton a kol. - "Syntetizovatelná vestavěná tkanina FPGA orientovaná na datové cesty pro aplikace Silicon Debug"
• Andy Ye a Jonathan Rose - "Použití připojení na sběrnici ke zlepšení hustoty pole programovatelného hradlového pole pro implementaci obvodů datové cesty"
• Ian Kuon, Aaron Egier a Jonathan Rose - "Návrh, rozložení a ověření FPGA pomocí automatizovaných nástrojů"
• Ian Kuon, Russell Tessier a Jonathan Rose - "Architektura FPGA: průzkum a výzvy"
• Ian Kuon a Jonathan Rose - "Měření mezery mezi FPGA a ASIC"
• Stephane Badel a Elizabeth J. Brauer - "Implementace strukturované ASIC Fabric pomocí via-programovatelných diferenciálních buněk MCML"
• Kanupriya Gulati, Nikhil Jayakumar a Sunil P. Khatri - "Strukturovaný ASIC designový přístup využívající logiku Pass Transistor"
• Hee Kong Phoon, Matthew Yap a Chuan Khye Chai - "Vysoce kompatibilní návrh architektury pro optimální FPGA na strukturovanou ASIC migraci"
• Yajun Ran a Malgorzata Marek-Sadowska - "Navrhování via-konfigurovatelných logických bloků pro běžné látky"
• R. Reed Taylor a Herman Schrnit - "Vytvoření strukturovaného ASIC s vědomím napájení"
• Jennifer L. Wong, Farinaz Kourshanfar a Miodrag Potkonjak - "Flexibilní ASIC: Sdílené maskování pro více mediálních procesorů"

Externí odkazy: eda.ee.ucla.edu/EE201A-04Spring/ASICslides.ppt