Programovatelný řadič přerušení - Programmable interrupt controller

Nesmí být zaměňována s PIC mikrokontrolér.

v výpočetní, a programovatelný řadič přerušení (OBR) je integrovaný obvod který pomáhá a mikroprocesor (nebo procesor ) Rukojeť žádosti o přerušení (IRQ) pocházející z několika různých zdrojů (například externích I / O zařízení), které se mohou vyskytovat současně.[1] Pomáhá upřednostňovat IRQ, aby procesor přepnul provádění na nejvhodnější obsluha přerušení (ISR) poté, co PIC vyhodnotí relativní priority IRQ. Mezi běžné režimy priority přerušení patří tvrdé priority, rotující priority a kaskádové priority.[Citace je zapotřebí ] PIC často umožňují mapování vstupu na výstupy konfigurovatelným způsobem. Na PC architektura PIC jsou obvykle vloženy do a Southbridge čipy jehož vnitřní architektura je definována standardy dodavatele čipové sady.

Společné rysy

PIC mají obvykle společnou sadu registrů: Interrupt Request Register (IRR), In-Service Register (ISR), Interrupt Mask Register (IMR). IRR určuje, která přerušení čekají na potvrzení, a je to obvykle symbolický registr, ke kterému nelze přímo přistupovat. Registr ISR určuje, která přerušení byla potvrzena, ale stále čekají na Konec přerušení (EOI). IMR určuje, která přerušení mají být ignorována a nepotvrzena. Jednoduché schéma registru, jako je toto, umožňuje až dvě odlišné žádosti o přerušení, aby byly nevyřízené najednou, jedno čeká na potvrzení a druhé čeká na EOI.

V PIC existuje řada společných prioritních schémat, včetně pevných priorit, konkrétních priorit a rotujících priorit.

Přerušení může být buď hrana spuštěna nebo úroveň spuštěna.

Existuje řada běžných způsobů potvrzení, že přerušení bylo dokončeno, když je vydán EOI. Patří mezi ně určení, které přerušení bylo dokončeno, použití předpokládaného přerušení, které bylo dokončeno (obvykle v ISR s nejvyšší prioritou), a zacházení s přerušení jako s EOI.

Známé typy

Jeden z nejznámějších PIC, 8259A, byla zahrnuta do x86 PC. V moderní době to není zahrnuto jako samostatný čip v počítači x86, ale spíše jako součást základní desky Southbridge chipset.[2] V ostatních případech byl nahrazen novějším Pokročilé programovatelné řadiče přerušení které podporují více přerušovacích výstupů a flexibilnější prioritní schémata.

Viz také

Další čtení

Více informací o Intel APIC najdete v Příručka pro vývojáře softwaru IA-32 Intel Architecture, svazek 3A: Průvodce programováním systému, část 1, kapitola 10, volně dostupné na internetu Intel webová stránka.

Reference

  1. ^ Christopher Small a Stephen Manley. „Přehodnocení schémat synchronizace jádra“. Citovat deník vyžaduje | deník = (Pomoc)CS1 maint: používá parametr autoři (odkaz)
  2. ^ https://www.intel.com/Assets/PDF/datasheet/290562.pdf

externí odkazy