Preesm - Preesm
![]() | Tento článek má několik problémů. Prosím pomozte vylepši to nebo diskutovat o těchto otázkách na internetu diskusní stránka. (Zjistěte, jak a kdy tyto zprávy ze šablony odebrat) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)
|
![]() | |
![]() Snímek obrazovky PREESM 0.5.0 | |
Vývojáři | PREESM Development Team ve společnosti IETR |
---|---|
První vydání | 2008 |
Úložiště | ![]() |
Napsáno | Jáva tak jako Zatmění zásuvné moduly |
Typ | Nástroj pro rychlé vytváření prototypů |
Licence | CeCILL-B nebo CeCILL-C v závislosti na zásuvných modulech |
webová stránka | preesm.org |
PREESM (Parallel and Real-time Embedded Executives Scheduling Method) je open-source nástroj pro rychlé prototypování a generování kódu. Primárně se používá k simulaci aplikací pro zpracování signálu a generování kódu pro vícejádrový Procesory digitálního signálu. PREESM je vyvíjen na Institute of Electronics and Telecommunications-Rennes (IETR) ve spolupráci s Texas Instruments Francie v Nice.
Vstupy nástroje PREESM jsou algoritmický graf, an graf architekturya scénář což je sada parametrů a omezení, která určují podmínky, za kterých bude nasazení spuštěno. Zvoleným typem algoritmového grafu je hierarchické rozšíření grafů synchronního datového toku (SDF) s názvem hierarchický synchronní datový tok založený na rozhraní (IBSDF). Graf architektury se jmenuje Model architektury na úrovni systému (SLAM). Z těchto vstupů PREESM automaticky mapuje a naplánuje kód přes více prvků zpracování a generuje vícejádrový kód.
Dokumentace
Online dokumentace je poskytována v PREESMU webová stránka.
Publikace
- Desnos, Karol; Pelcat, Maxime; Nezan, Jean-François; Aridhi, Slaheddine (2012). "Meze paměti pro distribuované spuštění hierarchického synchronního grafu toku dat" (PDF). Proceedings 2012 International Conference on Embedded Computer Systems: Architecture, Modeling and Simulation (SAMOS XII): 160–167. CiteSeerX 10.1.1.739.7158. doi:10.1109 / SAMOS.2012.6404170. ISBN 978-1-4673-2297-3.
- Pelcat, Maxime; Nezan, Jean-François; Piat, Jonathan; Aridhi, Slaheddine (2012). Springer (ed.). Vícevrstvé prototypy fyzické vrstvy: přístup založený na toku dat pro LTE eNodeB.
- Piat, Jonathan (2010). „Modelování toku dat a optimalizace smyček pro vícejádrové architektury“ (PDF). Diplomová práce, INSA de Rennes.
- Pelcat, Maxime (2010). „Rapid Prototyping and Dataflow-Based Code Generation for the 3GPP LTE eNodeB Physical Layer mapped into Multi-Core DSPs“ (PDF). Diplomová práce, INSA de Rennes.
- Pelcat, Maxime; Piat, Jonathan; Wipliez, Matthieu; Aridhi, Slaheddine; Nezan, Jean-François (2009). „Otevřený rámec pro rychlé vytváření prototypů aplikací pro zpracování signálu“. Deník EURASIP o vestavěných systémech. 2009: 1–13. doi:10.1155/2009/598529.[trvalý mrtvý odkaz ]
- Piat, Jonathan; Bhattacharyya, Shuvra S .; Pelcat, Maxime; Raulet, Mickaël (2009). „Generování vícejádrového kódu z hierarchie založené na rozhraní“ (PDF). DASIP Sophia Antipolis.
- Pelcat, Maxime; Nezan, Jean-François; Piat, Jonathan; Croizer, Jérôme; Aridhi, Slaheddine (2009). „Model architektury na úrovni systému pro rychlé vytváření prototypů heterogenních vícejádrových vestavěných systémů“ (PDF). DASIP Sophia Antipolis.
- Piat, Jonathan; Bhattacharyya, Shuvra S .; Raulet, Mickaël (2009). "Hierarchie založená na rozhraní pro synchronní grafy toku dat" (PDF). SiPS Tampere.
- Pelcat, Maxime; Menuet, Pierrick; Aridhi, Slaheddine; Nezan, Jean-François (2009). „Škálovatelný plánovač kompilace pro vícejádrové architektury“ (PDF). DATE pěkné. Archivovány od originál (PDF) dne 8.7.2011.