Penryn (mikroarchitektura) - Penryn (microarchitecture)

Bylo navrženo, aby tento článek byl sloučeny s Penryn (mikroprocesor). (Diskutujte) Navrhováno od listopadu 2020.

V Intel Tik tak cyklu 2007/2008 „Tick“ bylo zmenšení mikroarchitektury Core na 45 nanometrů jako model CPUID 23. V procesorech Core 2 se používá s kódovými jmény Penryn (Socket P), Wolfdale (LGA 775) a Yorkfield (MCM, LGA 775), z nichž některé se také prodávají jako procesory Celeron, Pentium a Xeon. Ve značce Xeon Wolfdale-DP a Harpertown kódové názvy se používají pro MCM založené na LGA 771 se dvěma nebo čtyřmi aktivními jádry Wolfdale.

Architektonická vylepšení oproti procesorům Core 2 o průměru 65 nanometrů zahrnují nový dělič se sníženou latencí, nový shuffle engine a instrukce SSE4.1 (některé z nich umožňuje nový single-cycle shuffle engine).^[1]

Maximální velikost mezipaměti L2 na čip byla zvýšena ze 4 na 6 MB, přičemž asociativita L2 byla zvýšena ze 16 na 24. Existují také cut-down verze s 3 MB L2, které se běžně nazývají Penryn-3M a Wolfdale-3M, stejně jako Yorkfield-6M. Jednojádrová verze Penryn, zde uvedená jako Penryn-L, není samostatným modelem jako Merom-L, ale verzí modelu Penryn-3M s pouze jedním aktivním jádrem.

Seznam CPU

Jádra procesoru

Procesory mikroarchitektury Core lze kategorizovat podle počtu jader, velikosti mezipaměti a soketu; každá jejich kombinace má jedinečný kódový název a kód produktu, který se používá u řady značek. Například kódový název „Allendale“ s kódem produktu 80557 má dvě jádra, 2 MB mezipaměti L2 a používá zásuvku pro stolní počítače 775, ale byl uváděn na trh jako Celeron, Pentium, Core 2 a Xeon, z nichž každá má povolenou jinou sadu funkcí. Většina mobilních a stolních procesorů se dodává ve dvou variantách, které se liší velikostí mezipaměti L2, ale konkrétní množství mezipaměti L2 v produktu lze také snížit deaktivací součástí v době výroby. Wolfdale-DP a všechny čtyřjádrové procesory kromě Dunnington QC jsou vícečipové moduly kombinující dvě matrice. U 65 nm procesorů může být stejný kód produktu sdílen procesory s různými matricemi, ale konkrétní informace o tom, který z nich je použit, lze odvodit z krokování.

Stepping pomocí 45 nm procesu

V modelu 23 (cpuid 01067xh) společnost Intel zahájila marketing krokování s plnou (6 MiB) a sníženou (3 MiB) L2 mezipamětí současně a dala jim stejné hodnoty cpuid. Všechny kroky mají nové SSE4.1 instrukce. Stepping C1 / M1 byla opravená chyba verze C0 / M0 speciálně pro čtyřjádrové procesory a používala se pouze u nich. Stepping E0 / R0 přidává dvě nové instrukce (XSAVE / XRSTOR) a nahrazuje všechny dřívější kroky.

V mobilních procesorech se krokování C0 / M0 používá pouze v Intel Mobile 965 Express (Santa Rosa obnovit ) platforma, zatímco krokování E0 / R0 podporuje pozdější Intel Mobile 4 Express (Montevina ) plošina.

Model 29 stepping A1 (cpuid 106d1h) přidává L3 cache stejně jako šest namísto obvyklých dvou jader, což vede k neobvykle velké velikosti matrice 503 mm².^[2] V únoru 2008 si našel cestu pouze do velmi špičkové řady Xeon 7400 (Dunnington ).

Cestovní mapa

Viz také

• architektura x86
• Seznam mikroarchitektur CPU Intel
• Model Tick-Tock

Reference