Ne-XVP - Ne-XVP - Wikipedia

Ne-XVP byl výzkumný projekt realizovaný v letech 2006-2008 v NXP Semiconductors. Projekt přijal holistický přístup k definování další generace multimédia architektura zpracování pro vložené MPSoC který se evolučním způsobem zaměřuje na programovatelnost, škálovatelnost výkonu a účinnost křemíku. Evoluční způsob znamená použití stávajících procesorových jader, jako je NXP TriMedia jako stavební bloky a podpora průmyslových programových standardů, jako je POSIX vlákna. Na základě technologického průzkumu návrhového prostoru projekt dospěl k závěru, že hardwarové akcelerátory usnadňující správu úkolů a koherenci ve spojení se správným dimenzováním výpočetních jader poskytují dobrou programovatelnost, škálovatelný výkon a konkurenceschopnou účinnost křemíku.

Výzkum

Architektura Ne-XVP na konci roku 2008. Ke konstrukci vícejádrového procesoru se používají dva různé typy jádra core1 a core2. Pro zvýšení hustoty výkonu je vícejádrová technologie podporována několika akcelerátory pro synchronizaci a komunikaci mezi vlákny. Například Plánovač úloh hardwaru může naplánovat úkoly pro mnoho složitých multimediálních aplikací a koprocesory soudržnosti mezipaměti umožňují komunikaci mezi vlákny prostřednictvím sdílené paměti.

Ne-XVP výzkumné subjekty a odpovídající publikace:

  1. Asymetrický vícejádrový architektura s obecnými akcelerátory [1]
  2. Hardware multithreading ve VLIWs [2]
  3. Nízká složitost soudržnost mezipaměti [1]
  4. Hardwarové akcelerátory pro plánování a synchronizaci úkolů:
    1. Plánovač úloh hardwaru [3]
    2. Hardwarová synchronizační jednotka pro synchronizaci vláken [1][2]
    3. Jednotka pro správu úkolů [4]
  5. Návod mezipaměti sdílení [1]
  6. Navrhněte průzkum vesmíru s hustotou výkonu jako optimalizační funkcí [1]
  7. Technologické modelování pro vestavěné procesory [1][5][6]
  8. Paralelizace komplexu multimédia algoritmy (H.264, konverze snímkové frekvence) [7][8][9][10]
  9. Automatická paralelizace překladače
  10. Časově orientované programovací jazyky ve spolupráci s projektem ACOTES [11]
  11. Vizuální programování
  12. Spekulace na úrovni úkolů
  13. Přenos GCC na exponovaný kanál VLIW Procesory [12]
  14. Víceprogramové vytížení pro vestavěné zpracování
  15. Integrovaný procesor VLIW 1 GHz

Členové projektu

Tým Ne-XVP na konci roku 2008. (zleva doprava, shora dolů) Surendra Guntur, Jan Hoogerbrugge, Ghiath Al-Kadi, Marc Duranton, Andrej Terechko, Anirban Lahiri.
  • Ghiath Al-Kadi
  • Zbigniew Chamski
  • Dmitrij Čeresiz
  • Marc Duranton (vedoucí projektu)
  • Surendra Guntur
  • Jan Hoogerbrugge
  • Anirban Lahiri
  • Ondrej Popp
  • Andrei Terechko
  • Alex Turjan
  • Clemens Wust
  • ...

Reference

  1. ^ A b C d E F A. Terechko, J. Hoogerbrugge, G. Alkadi; S. Guntur; A. Lahiri; M. Duranton; C. Wust; P. Christie; A. Nackaerts; A. Kumar, „Vyrovnávání programovatelnosti a křemíkové účinnosti heterogenních vícejádrových architektur“, ACM Transactions on Embedded Computing Systems, Special Issue on Real-time Multimedia, 2010.
  2. ^ A b J. Hoogerbrugge, A. Terechko, „Vícevláknový vícejádrový systém pro zpracování vložených médií“, Transaction on High-Performance Embedded Architectures and Compilers, Volume 4, Issue 2, 2008.
  3. ^ G. Al-Kadi, A.S. Terechko, „Plánovač úloh hardwaru pro zpracování zabudovaného videa“, ve sborníku ze 4. mezinárodní konference o vysoce výkonných a zabudovaných architekturách a kompilátorech, Paphos, Kypr, 25. – 28. Ledna 2009.
  4. ^ M. Sjalander, A. Terechko, M. Duranton; Look-Ahead Task Management Unit pro vestavěné vícejádrové architektury; Sborník příspěvků z 11. konference EUROMICRO o architekturách, metodách a nástrojích digitálního systému designu; Strany 149-157; 2008; ISBN  978-0-7695-3277-6; IEEE ComputerSociety Washington, DC, USA.
  5. ^ A. Terechko, J. Hoogerbrugge; G. Al-Kadi; A. Lahiri; S. Guntur; M. Duranton; P. Christie; A. Nackaerts; A. Kumar, „Zkoumání hustoty výkonu heterogenních vícejádrových architektur“, pozval prezentaci na Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO'09), 25. ledna 2009, ve spojení se 4. mezinárodní konferencí o vysoce výkonných a vestavěných Architekti a překladatelé (HiPEAC), Paphos, Kypr, 25. – 28. Ledna 2009.
  6. ^ P. Christie, A. Nackaerts, A. Kumar, A. S. Terechko, G. Doornbos, „Rapid Design Flows for Advanced Technology Pathfinding“, pozvaný referát, International Electron Devices Meeting, San Francisco, 2008.
  7. ^ G. Al-Kadi, J. Hoogerbrugge, S. Guntur, A. Terechko, M. Duranton, „Meanderingový paralelní 3DRS algoritmus pro vícejádrovou éru“, na Mezinárodní konferenci IEEE o spotřební elektronice, Las Vegas, USA, 11. ledna 13, 2010.
  8. ^ A. Azevedo, B. Juurlink, C. Meenderinck, A. Terechko, J. Hoogerbrugge, M. Alvarez, A. Ramirez, M. Valero, „Highly Scalable Parallel Implementation of H.264“, in Transaction on High-Performance Embedded Architectures and Compilers, svazek 4, vydání 2, str. 404-418, 2009.
  9. ^ A. Azevedo, C. Meenderinck, B. Juurlink, A. Terechko, J. Hoogerbrugge, M. Alvarez, A. Ramirez, „Parallel H.264 Decoding on an Embedded Multicore Processor“, ve sborníku ze 4. mezinárodní konference o vysokých Výkon a vestavěné architektury a překladače, Paphos, Kypr, leden 2009.
  10. ^ M. Alvarez, A. Azevedo, C. Meenderinck, B. Juurlink, A. Terechko, J. Hoogerbrugge, A. Ramirez, „Analýza limitů škálovatelnosti dekódování H.264 z důvodu režie TLP“, ve sborníku 6. průmyslové dílny HiPEAC , Listopad 2008.
  11. ^ ACOTES: http://www.hitech-projects.com/euprojects/ACOTES/
  12. ^ A. Turjan, D. Cheresiz, „Portování GCC na exponovaný vektorový procesor VLIW“, summit vývojářů GCC, Montreal, Québec, Kanada, 8. – 10. Června 2009.