Architektura kontroly stroje - Machine Check Architecture
| Tento článek má několik problémů. Prosím pomozte vylepši to nebo diskutovat o těchto otázkách na internetu diskusní stránka. (Zjistěte, jak a kdy tyto zprávy ze šablony odebrat) | Tento článek musí být aktualizováno. Aktualizujte prosím tento článek, aby odrážel nedávné události nebo nově dostupné informace. (únor 2014) |
(Zjistěte, jak a kdy odstranit tuto zprávu šablony) |
v výpočetní, Architektura kontroly stroje (MCA) je Intel mechanismus, ve kterém procesor hlásí hardwarové chyby operační systém.
Intel Procesory řady Pentium 4, Intel Xeon, P6 a také architektura Itanium implementují architekturu kontroly stroje, která poskytuje mechanismus pro detekci a hlášení chyb hardwaru (stroje), například: chyby systémové sběrnice, ECC chyby, chyby parity, mezipaměti chyby a překladová vyrovnávací paměť chyby. Skládá se ze sady registrů specifických pro model (MSR ), které se používají k nastavení kontroly stroje a dalších bank MSR používaných k záznamu zjištěných chyb.[1]
Viz také
Reference
externí odkazy