Nízkoenergetická syntéza FSM - Low-power FSM synthesis

Tento článek obsahuje seznam obecných Reference, ale zůstává z velké části neověřený, protože postrádá dostatečné odpovídající vložené citace. Prosím pomozte zlepšit tento článek představuji přesnější citace. (Dubna 2015) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)

Konečné stavové automaty (FSM) jsou široce používány k provádění logika řízení v různých aplikacích, jako je mikroprocesory digitální přenos, digitální filtry a zpracování digitálních signálů. Dokonce i pro designy obsahující dobré číslo^{[je zapotřebí objasnění ]} z datová cesta prvky, ovladač zabírá značnou část. Protože zařízení jsou většinou přenosná a ruční, redukují se ztráta výkonu se ukázal jako hlavní problém dnešní doby VLSI návrháři. Zatímco prvky datové cesty lze vypnout, když se nepoužívají, řadiče jsou vždy aktivní. Výsledkem je, že ovladač spotřebuje dobré množství^{[je zapotřebí objasnění ]} napájení systému. Tím pádem, energeticky efektivní syntéza FSM se objevila jako velmi důležitá problémová doména a přitahovala hodně výzkumu. The syntéza metoda musí být schopna snížit jak dynamický výkon, tak i úniková síla spotřebované obvodem.

Syntéza FSM

FSM lze definovat jako pětinásobný, který se skládá ze sady primárních vstupů, sady primárních výstupů, sady stavů, funkce dalšího stavu a výstupní funkce. Funkce dalšího stavu mapuje současný stav a primární vstupy do dalšího stavu; výstupní funkce mapuje primární vstupy a současný stav na primární výstupy. Libovolnou deterministickou sekvenční funkci lze reprezentovat použitím tohoto modelu. FSM lze rozdělit na dvě části, tj. Kombinační obvod a paměť.

Optimální syntéza strojů s konečným stavem je důležitým krokem v digitálním designu. Tři základní kroky zapojené do syntézy FSM jsou:

1. Minimalizace stavu: Počet států se sníží rozpoznáním ekvivalentních stavů přítomných ve FSM a jejich sloučením. Pokud je možná minimalizace stavu, předpokládá se, že výsledný FSM bude snazší sestavit
2. Kódování stavu: Složitost kombinační logiky závisí na přiřazení kódů každému ze států ve FSM. Toto se také označuje jako státní přiřazení. Dobré přiřazení stavu výrazně snižuje náklady na implementaci. Existuje mnoho technik kódování, jako je Grayovo kódování, binární kódování, One-Hot kódování atd.
3. Určení booleovských funkcí pro další stav a výstupní funkce: Booleovské rovnice lze získat dvouúrovňovou strukturou nebo náhodnou logikou propojením logických primitiv. V obou případech je pro efektivní realizaci nezbytná booleovská minimalizace, logické rozdělení a rozklad

Nízkoenergetická syntéza

v Obvody CMOS, síla je rozptýlena v a brána když se výstup brány změní z 0 na 1 nebo z 1 na 0. Optimalizace pro nízkou průměrnou spotřebu energie v digitálních obvodech CMOS je ve většině případů motivována snížením problémů souvisejících buď s teplem generovaným integrovaným obvodem (IC), nebo omezené zdroje napájení, jako u přenosných baterie - provozované zařízení.

Nejběžnějším přístupem pro syntézu FSM s nízkým výkonem je rozdělení FSM na dva nebo více sub-FSM, ve kterých je v daném okamžiku aktivní pouze jeden z nich. Problém minimalizace výkonu lze uvažovat na různých úrovních, tj. Na algoritmické, architektonické, logické a obvodové úrovni. Dynamický výkon spotřebovaný v synchronních obvodech CMOS je dán vztahem:

                                 ${ displaystyle P = V_ {DD} ^ {2} f  sum _ {i} { alpha _ {i}} {C_ {i}},}$

kde ${ displaystyle alpha _ {i}}$ je pravděpodobnost přenosu signálu v hodinové periodě v uzlu ${ displaystyle i}$, ${ displaystyle C_ {i}}$ je spínaná kapacita, ${ displaystyle V_ {DD}}$ je napájecí napětí a ${ displaystyle f}$ je taktovací frekvence.

Syntetické metody

1. Rozdělení FSM fyzicky zvyšuje plochu obvodu, ale snižuje spotřebovanou dynamickou energii.
2. Při syntéze hraje pro efektivní realizaci důležitou roli kódování stavu. Booleova vzdálenost mezi kódy je minimalizována s vysokou pravděpodobností přechodu pomocí deskriptoru pravděpodobnosti FSM.
3. v zakázání vstupu na základě před výpočtem přístup, jednotky datové cesty, které jsou kombinační logikou, jsou vypnuty, aby deaktivovaly hodnoty vstupních signálů. To snižuje dynamický výkon
4. V sekvenčních obvodech, brány-hodiny techniky, jako je Power gating slouží k deaktivaci hodinového signálu do částí systému, které jsou nečinné
5. U složitých mikroprocesorů jsou jednotky s plovoucí desetinnou čárkou a bloky mezipaměti vypnuty, když jsou nečinné. Tato metoda se nazývá dynamická správa napájení

Omezení

Množství energie, které se ušetří rozdělením FSM, je určováno hlavně podle toho, jak dobrý může algoritmus rozdělení rozdělit silně propojené stavy dohromady do sub-FSM a podle toho, jak velká je cena, pokud jde o výkon, aby došlo k přechodu stavu z jednoho sub-FSM do jiného.

Poznámky pod čarou

Reference

1. http://www.nptel.ac.in/courses/106103016/9
2. L. Benini, G. De Micheli, Úkol státu pro rozptyl malého výkonu, IEEE Journal on Solid State Circuits (1994) 32–40
3. W. Noeth, R. Kolla., Spanning tree-based state encoding for low power disipation, Design Automation and Test in Europe (1999)
4. Sambhu Nath Pradhan, M. Tilak Kumar a Santanu Chattopadhyay. 2011. Nízkoenergetická syntéza strojů s konečným stavem pomocí power-gating. Integr. VLSI J. 44, 3 (červen 2011), 175–184
5. Sue-Hong Chow, Yi-Cheng Ho, TingTing Hwang a C. L. Liu. 1996. Nízkoenergetická realizace konečných stavových strojů - přístup k rozkladu. ACM Trans. Des. Autom. Elektron. Syst. 1, 3 (červenec 1996)