Seznam Xilinx FPGA - List of Xilinx FPGAs

Tato stránka obsahuje obecné informace o pole programovatelné brány (FPGA) zařízení z Xilinx, na základě oficiálních specifikací.

Terminologie

Pole v tabulce uvedené níže popisují následující:

  • Modelka - Marketingový název zařízení přiřazený společností Xilinx.
  • Zahájení - Datum, kdy byl produkt oznámen.
  • Submodely - Některé modely FPGA mají více dílčích modelů.
  • Žabky (K) - Počet klopných obvodů zabudovaných do struktury FPGA.
  • LUTy (K) - Počet vyhledávacích tabulek vložených do struktury FPGA.
  • DSP plátky - Počet řezů procesoru digitálního signálu zabudovaných do struktury FPGA.
  • Špičkový výkon DSP (GMAC / s) - Maximální počet operací hromadění a akumulace za sekundu, které mohou provádět procesory digitálního signálu, které jsou zabudovány do struktury FPGA. Toto je teoretické číslo nejlepšího případu.
  • PCIe - Sběrnice, kterou je zařízení připojeno k externímu systému.
  • Max. Distribuovaná RAM (Mb) - Paměť s náhodným přístupem v rámci LUT.[1]
  • Celková bloková paměť RAM (Mb) - RAM na čipu, která není integrována do LUT.
  • UltraRAM (Mb) - Další blok RAM, který byl představen u řady Zynq UltraScale + FPGA. UltraRAM lze na delší dobu vypnout.[2]

FPGA s integrovaným CPU

Řada Zynq 7000[3]

  • Společnost Xilinx oznámila v roce 2011 řadu Zynq řady 7000[4]
  • Všechny modely jsou vyráběny pomocí procesu výroby 28 nm
  • Modely mají jednojádrový nebo dvoujádrový ARM Cortex-A9 CPU
ModelkaZahájeníŽabky (K)LUTy (K)DSP

Plátky

Peak DSP

Výkon

(GMAC / s)

PCIe
Z-70102011[4]35.217.680100-
Z-701592.446.2160200Gen2 x4
Z-70202011[4]106.453.2220276-
Z-70302011[4]157.278.6400593Gen2 x4
Z-7035343.8171.99001334Gen2 x8
Z-7045437.2218.69001334Gen2 x8
Z-71002013[5]554.8277.420202622Gen2 x8

Zynq UltraScale +[6]

  • Společnost Xilinx oznámila v roce 2015 řadu Zynq UltraScale +[7]
  • Všechny modely jsou vyráběny pomocí procesu výroby 16 nm[8]
ModelkaZahájeníSubmodelyŽabky

(K)

LUTy (K)DSP

Plátky

PCIeMax

Distribuováno

RAM (Mb)

Celkový

Blok

RAM

(Mb)

UltraRAM

(Mb)

ZU2CG, EG9447240Gen2 x41.25.3-
ZU3CG, EG14171360Gen2 x41.87.6-
ZU4CG, EG, EV17688728Gen2 x42.64.513.5
ZU5CG, EG, EV2341171248Gen2 x43.55.118
ZU6CG, EG4292151973Gen2 x46.925.1-
ZU7CG, EG, EV4612301728Gen2 x46.21127
ZU9CG, EG5482742520Gen2 x48.832.1-
ZU11NAPŘ5972992928Gen2 x49.121.122.5
ZU15NAPŘ6823413528Gen2 x411.326.231.5
ZU17NAPŘ8474231590Gen2 x482828.7
ZU19NAPŘ10455231968Gen2 x49.834.636

Submodely Zynq UltraScale +

Každý model Zynq UltraScale + je k dispozici až ve 3 dílčích modelech: CG, EG a EV. Hlavní rozdíly mezi těmito dílčími modely jsou v CPU a GPU konfigurace.[9]

CGNAPŘEV
APU2x rameno A534x rameno A534x rameno A53
RPU2x rameno R52x rameno R52x rameno R5
GPU-Aktivujte Mali-400MP2Aktivujte Mali-400MP2
VCU--H.264 /H.265

Versální

V roce 2018 společnost Xilinx oznámila produktovou řadu nazvanou Versal.[10] Versální čipy budou obsahovat CPU, GPU, DSP a součásti FPGA. Versal bude vyroben pomocí 7nm procesní technologie. Společnost Xilinx uvedla, že produkty Versal budou k dispozici ve druhé polovině roku 2019.[11]

FPGA bez integrovaných procesorů[12]

Tento seznam je neúplný; můžete pomoci přidání chybějících položek s spolehlivé zdroje.

Řada XC

ModelkaZahájení
XC20641985
XC30201988
XC40001991
XC31001992
XC32001992
XC50001994
XC81001995
XC62001995

Sparťan

ModelkaZahájení
Sparťan1998
Spartan-II2000
Spartan-3E2005
Spartan-3A2007
Spartan-62009
Spartan-72017

Virtex

ModelkaZahájení
Virtex1998
Virtex-E1999
Virtex-EM2000
Virtex-II2001
Virtex-IV2005
Virtex-52006
Virtex-62009
Virtex-72010
Virtex UltraScale2013[13]
Virtex UltraScale +2015[14]

Artix

RodinaZahájeníProcesLogické buňkyBlokovat RAMDSP plátkyMGTBloky PCIeMem Intf BWIO pinyPROTICCINT
nmPočet (K)TITO (ns)TCKO (ns)Celkem (Mb)FMAX (MHz)PočetCelkový GMAC / sFMAX (MHz)TypPočetGb / sCelkem GbpsTypPočetTypGb / s
Artix 7201028 nm16-2150.940.40.9-1350945-740929628GTP0-166.6211x4 Gen21DDR31066106-5001.00

Kintex

RodinaZahájeníProcesLogické buňkyBlokovat RAMUltraRAMDSP plátkyMGTBloky PCIeMem Intf BWIO pinyPROTICCINT
nmPočet (K)TITO (ns)TCKO (ns)Celkem (Mb)FMAX (MHz)Celkem (Mb)FMAX (MHz)PočetCelkový GMAC / sFMAX (MHz)TypPočetGb / sCelkem GbpsTypPočetTypGb / s
Kintex-7201028 nm66-4780.580.265-34601240-19202845741GTX4-3212.5800x8 Gen21DDR31866285-5001.00
Kintex UltraScale2013[13]20 nm318-145112.7-75.9660768-55208180741GTH, GTY12-6416.32086x8 Gen31-6DDR32400312-8320.95
Kintex UltraScale +2015[14]16 nm356-114312.7-34.68250-366501368-35286287891GTH, GTY16-7632.753268x16 Gen30-5DDR42666280-6680.85

Reference

  1. ^ Akthar, Shahul (2014-09-21). „Blokovat RAM a distribuovanou RAM v Xilinx FPGA“. Vše o FPGA. Citováno 2018-12-03.
  2. ^ „UltraRAM: Průlomová integrace vestavěné paměti na zařízeních UltraScale +“ (PDF). Xilinx. 2016-06-14. Citováno 2018-12-03.
  3. ^ "Datový list Zynq-7000 SoC: Přehled" (PDF). Citováno 2018-11-28.
  4. ^ A b C d „Xilinx představuje rodinu Zynq-7000, první rozšiřitelnou platformu pro zpracování v oboru“. PRNewsWire. 2011-03-01. Citováno 2018-12-03.
  5. ^ Maxfield, Clive. „Xilinx představuje nové programovatelné SoC Zynq-7100“. EE Times. Citováno 2018-11-30.
  6. ^ „Tabulky produktů Zynq UltraScale + MPSoC a průvodce výběrem produktu“ (PDF). Citováno 2018-11-28.
  7. ^ „Společnost Xilinx dodává na trhu první 16nm programovatelný MPSoC před plánovaným termínem“. PRNewsWire. 2015-09-30. Citováno 2018-12-03.
  8. ^ „Zynq UltraScale + MPSoC“. Xilinx. Citováno 2018-12-03.
  9. ^ „Architektura UltraScale a produktový list: Přehled“ (PDF). Xilinx. Citováno 2018-12-03.
  10. ^ Merritt, Rick (03.10.2018). „Xilinx odhaluje Versal SoC“. EE Times Asia. Citováno 2018-12-03.
  11. ^ Leibson, Steven (10.10.2018). „Proč Xilinx říká, že jeho nový 7nm Versal„ ACAP “není FPGA?“. EE Journal. Citováno 2018-12-03.
  12. ^ Lazzaro, John. "Historie rodiny dílů Xilinx". UC Berkeley. Citováno 2018-12-03.
  13. ^ A b „První 20nm UtraScale třída ASIC FPGA od Xilinx“. EE Times. 2013-07-09. Citováno 2018-12-03.
  14. ^ A b „Xilinx představuje 16nm Ultrascale + FPGA, MPSoC a 3D IC“. EE Times. 2015-02-24. Citováno 2018-12-03.