IBM z14 (mikroprocesor) - IBM z14 (microprocessor)
| Obecná informace | |
|---|---|
| Spuštěno | 2017 |
| Navrhl | IBM |
| Společný výrobce | |
| Výkon | |
| Max. procesor rychlost hodin | 5.2[2] GHz |
| Mezipaměti | |
| L1 mezipaměti | 128 KB I-L1 128 KB D-L1 na jádro |
| Mezipaměť L2 | 2 MB I-L2 4 MB D-L2 na jádro |
| Mezipaměť L3 | 128 MB sdílené |
| Architektura a klasifikace | |
| Min. velikost funkce | 14 nm[3] |
| Sada instrukcí | z / Architektura |
| Fyzické specifikace | |
| Jádra |
|
| Dějiny | |
| Předchůdce | z13 |
| Nástupce | z15 |
The z14 je mikroprocesor od IBM pro jejich IBM Z sálové počítače, oznámeno 17. července 2017.[2][4] Vyrobeno v GlobalFoundries ' East Fishkill, New York výrobní závod.[1] IBM uvedla, že je nejrychlejším mikroprocesorem na světě rychlost hodin na 5,2 GHz,[2] s 10% zvýšeným výkonem na jádro a 30% pro celý čip ve srovnání s jeho předchůdcem z13.[5]
Popis
Čip procesorové jednotky (PU chip) má plochu 696 mm2 (25,3 × 27,5 mm) a skládá se z 6,1 miliardy tranzistory.[3] Je vyroben pomocí GlobalFoundries ' 14 nm FinFET křemík na izolátoru výrobní proces, s použitím 17 vrstev kovu a nosnou rychlostí 5,2GHz, který je vyšší než jeho předchůdce, z13.[3] PU čip má 10 jader, ale může mít povoleno 7–10 jader (nebo „procesorových jednotek“ v jazyce IBM) v závislosti na konfiguraci. Jádra z14 podporují obousměrný provoz simultánní multithreading pro více aplikací, než bylo dříve k dispozici.
PU čip je zabalen do jednočipového modulu, který je stejný jako jeho předchůdce, ale odklon od předchozích designů, které byly namontovány na velkých vícečipové moduly. Zásuvka počítače se skládá ze šesti PU čipů a jednoho čipu Storage Controller (SC) obsahujícího mezipaměť L4.[3]
Jádra implementují CISC z / Architektura s superskalární, mimo provoz potrubí. Novinkou v z14 je a kryptografické koprocesor, nazvaný CPACF, připojený ke každému jádru, používaný pro generování náhodných čísel, hashování, šifrování a dešifrování a komprese. Mezi další vylepšení patří optimalizace potrubí jádra, lepší zdvojnásobení mezipamětí na čipu predikce větve, nová desetinná aritmetika SIMD motor navržený k posílení COBOL a PL / I. kód, „hlídané skladovací zařízení“, které pomáhá Jáva aplikace během odvoz odpadu a další vylepšení, která zvyšují výkon jader ve srovnání s předchůdci.[3]
Roura instrukcí má frontu instrukcí, která může načíst 6 instrukcí za cyklus; a vydat až 10 pokynů za cyklus. Každé jádro má vlastní 128 KB Instrukce L1 mezipaměti, soukromá datová mezipaměť L1 128 kB, soukromá 2 MB Mezipaměť instrukcí L2 a soukromá datová mezipaměť L2 4 MB. Kromě toho je v něm implementována 128 MB sdílená mezipaměť L3 eDRAM.[3]
Čip z14 má na palubě vícekanálový DDR4 RAM řadič paměti podpora a NÁLET konfigurace podobná zotavení z chyb paměti. Z14 obsahuje také dva Sběrnice GX a také dva nové řadiče Gen 3 PCIe pro přístup k adaptérům a periferním zařízením hostitelského kanálu.[3] PU čipy mají tři X-bus pro komunikaci se třemi sousedními PU čipy a SC čipem.
Řadič úložiště
Zásuvka pro výpočet se skládá ze dvou shluků. Každý klastr obsahuje buď dva nebo tři PU čipy. Tyto dva klastry sdílejí jeden čip řadiče úložiště (čip SC). Přestože každý PU čip má 128 MB L3 mezipaměť sdílenou 10 jádry a dalšími zařízeními na čipu, čip SC přidává 672 MB off-die eDRAM Mezipaměť L4 sdílené šesti PU čipy v zásuvce. Čipy SC také zpracovávají komunikaci mezi sadami tří PU v zásuvce a komunikaci mezi zásuvkami pomocí A-Bus. Čip SC se vyrábí stejným 14 nm procesem jako čipy z14 PU, má 17 kovových vrstev, podobně měří 25,3 × 27,5 mm (696 mm2), ale skládá se z 9,7 miliardy tranzistorů kvůli množství paměti L4 a běží na poloviční hodinové frekvenci PU čipu.[3]
Viz také
Reference
- ^ A b Systémy IBM získají dýchací místnost díky dohodě s čipy Globalfoundries
- ^ A b C IBM Mainframe Ushers v nové éře ochrany dat
- ^ A b C d E F G h Technická příručka pro IBM z14
- ^ Společnost IBM zrychluje šifrované transakce díky superrychlému sálovému počítači IBM Z.
- ^ IBM z14 ohlášena, podpora přidána do LLVM Clang