Jazyk ověření hardwaru - Hardware verification language

tento článek ne uvést žádný Zdroje. Prosím pomozte vylepšit tento článek podle přidávání citací ke spolehlivým zdrojům. Zdroj bez zdroje může být napaden a odstraněn. Najít zdroje: „Jazyk ověření hardwaru“  – zprávy  · noviny  · knihy  · učenec  · JSTOR (únor 2014) (Zjistěte, jak a kdy odstranit tuto zprávu šablony)

A jazyk pro ověření hardwarunebo HVL, je programovací jazyk používaný k ověření návrhů elektronické obvody napsáno v a jazyk popisu hardwaru. HVL obvykle zahrnují vlastnosti a programovací jazyk na vysoké úrovni jako C ++ nebo Jáva stejně jako funkce pro snadnou manipulaci na úrovni bitů podobné těm, které najdete v HDL. Mnoho HVL poskytne omezené generování náhodných stimulů a konstrukce funkčního pokrytí, které pomohou s komplexním ověřením hardwaru.

SystemVerilog, OpenVera, E, a SystemC jsou nejčastěji používané HVL. SystemVerilog pokusí kombinovat konstrukce HDL a HVL do jediného standardu.

Viz také

• OpenVera
• E
• SystemC
• SystemVerilog
• Jazyk specifikace vlastnosti

Reference

externí odkazy

Tento programovací jazyk související článek je a pahýl. Wikipedii můžete pomoci pomocí rozšiřovat to.