Odstranění závady - Glitch removal - Wikipedia

a a b jsou vstupem do brány OR s výstupem x. xac jsou vstupem do brány AND s výstupem y

Odstranění závady je eliminace závady —Potřebné přechody signálu bez funkčnosti — z elektronických obvodů. Ztráta výkonu brány nastává dvěma způsoby: statickým ztrátovým výkonem a dynamickým ztrátovým výkonem. Síla závady se v obvodu dynamicky ztrácí a je přímo úměrná spínací aktivitě. Ztrátový výkon závady je 20% - 70% z celkového ztrátového výkonu, a proto by měl být závada vyloučena pro design s nízkým výkonem.

Aktivita přepínání nastává kvůli signální přechody které jsou dvou typů: funkční přechod a závada. Spínací výkon rozptyl je přímo úměrný spínací aktivitě (α), zátěži kapacita (C), napájecí napětí (V) a taktovací frekvence (F) tak jako:

P = α · C · V2·F

Přepínání aktivity znamená přechod na různé úrovně. Závady jsou závislé na přechodech signálu a více závad má za následek vyšší ztrátový výkon. Podle výše uvedené rovnice lze rozptyl spínacího výkonu regulovat řízením spínací aktivity (α), škálování napětí atd.

Techniky redukce závad

Snížení aktivity přepínání

Jak již bylo řečeno, více přechodu má za následek více závad a tím i větší rozptyl energie. Aby se minimalizoval výskyt závad, měla by být minimalizována aktivita přepínání. Například, Šedý kód lze použít v počítačích místo binární kód, protože každý přírůstek v šedém kódu převrátí pouze jeden bit.

Zmrazení brány

Zmrazení brány minimalizuje rozptýlení energie eliminací závad. Spoléhá se na dostupnost upravených standardní buňky knihovny jako je tzv F-brána. Tato metoda spočívá v transformaci bran s vysokou závadou na upravená zařízení, která filtrují závady, když je aplikován řídicí signál. Když je řídicí signál vysoký, F-brána funguje jako obvykle, ale když je řídicí signál nízký, výstup brány je odpojen od země. Výsledkem je, že jej nikdy nelze vybít na logiku 0 a zabrání se tak závadám.

Filtrování rizik a vyvážené zpoždění dráhy

Technika vyváženého zpoždění dráhy

Nebezpečí v digitálních obvodech jsou zbytečné přechody kvůli různým zpožděním cesty v obvodu. K řešení různých zpoždění cesty lze použít techniky vyváženého zpoždění cesty. Aby se zpoždění cesty rovnaly, vkládání vyrovnávací paměti se provádí na rychlejších cestách. Vyvážené zpoždění cesty zabrání závadám na výstupu.

Filtrování rizik je dalším způsobem, jak odstranit závady. Při filtrování nebezpečí brána zpoždění šíření jsou upravena. Výsledkem je vyvážení všech zpoždění cesty na výstupu.

Filtrování rizik je upřednostňováno před vyvažováním cest, protože vyvažování cest spotřebovává více energie kvůli vložení dalších vyrovnávacích pamětí.

Dimenzování brány

Pro vyvážení cest se používají techniky přenesení brány a zmenšení brány. Brána je nahrazena logicky ekvivalentní, ale jinak velkou buňkou, takže se změní zpoždění brány. Protože zvětšování velikosti brány také zvyšuje rozptyl energie, změna velikosti brány se používá pouze v případě, že energie ušetřená odstraněním závady je větší než rozptyl energie v důsledku zvětšení velikosti. Dimenzování brány ovlivňuje přechodové přechody, ale neovlivňuje funkční přechod.

Tranzistor s více prahovými hodnotami

Zpoždění brány je její funkcí hraniční napětí. Vyberou se nekritické cesty a zvýší se prahové napětí bran v těchto drahách. To má za následek vyvážené zpoždění šíření podél různých cest konvergujících na přijímací bráně. Výkon je udržován, protože je určen časem vyžadovaným kritickou cestou. Vyšší prahové napětí také snižuje svodový proud cesty.

Viz také

Reference

Další čtení

  • Hyungoo, Lee; Hakgun, Shin; Juho, Kim (2004). "Odstranění závad pomocí zamrznutí brány, dimenzování brány a vložení vyrovnávací paměti pro obvod optimalizace nízkého výkonu". 30. výroční konference IEEE Industrial Electronics Society, 2004. IECON 2004. 3. 2126–2131. doi:10.1109 / IECON.2004.1432125. ISBN  978-0-7803-8730-0.
  • Coudert, Olivier (září 1997). Msgstr "Dimenzování brány pro omezené zpoždění / výkon / optimalizaci oblasti". Transakce IEEE na systémech integrace Very Large Scale Integration (VLSI). 5 (4): 465–472. CiteSeerX  10.1.1.474.766. doi:10.1109/92.645073.
  • Sapatnekar, Sachin S .; Chuang, Weitong, Optimalizace zpoždění při dimenzování brány (PDF)
  • Shum, Warren; Anderson, Jason H. (2011), Analýza a snížení závady FPGA, Mezinárodní symposium o nízkoenergetické elektronice a designu (ISLPED), s. 27–32
  • Zhanping, Chen; Liqiong, Wei; Kaushik, Roy (březen 1997), Snižování závad a svodové energie v nízkonapěťových obvodech CMOS, Purdue University School of Electrical and Computer Engineering

externí odkazy