Duncansova taxonomie - Duncans taxonomy - Wikipedia

Duncanova taxonomie je klasifikace počítačové architektury, navržený Ralphem Duncanem v roce 1990.[1] Duncan navrhl úpravy Flynnova taxonomie[2] zahrnout zřetězené vektorové procesy.[3]

Taxonomie

Taxonomie byla vyvinuta v letech 1988–1990 a poprvé byla publikována v roce 1990. Její původní kategorie jsou uvedeny níže.

Synchronní architektury

Tato kategorie zahrnuje všechny paralelní architektury, které koordinují souběžné provádění způsobem lockstep, a to prostřednictvím mechanismů, jako jsou globální hodiny, centrální řídicí jednotky nebo řadiče vektorových jednotek. Další členění této kategorie se provádí především na základě synchronizačního mechanismu.[1]

Zřetězené vektorové procesory

Zřetězené vektorové procesory jsou charakterizovány zřetězenými funkčními jednotkami, které přijímají sekvenční proud pole nebo vektor prvky, takže různé fáze v naplněném potrubí zpracovávají různé prvky vektoru v daném čase.[4] Rovnoběžnost je zajištěna jak pipeline v jednotlivých výše popsaných funkčních jednotkách, tak paralelním provozem více jednotek tohoto druhu a řetězení výstup jedné jednotky do jiné jednotky jako vstup.[4]

Vektorové architektury, které přenášejí vektorové prvky do funkčních jednotek ze speciálních vektorových registrů, se nazývají zaregistrovat se zaregistrovat architektury, zatímco ty, které napájejí funkční jednotky ze speciálních vyrovnávacích pamětí, jsou označeny jako paměť do paměti architektury.[1] Mezi rané příklady architektur typu register-to-register ze 60. a počátku 70. let patří Cray-1[5] a Fujitsu VP-200, zatímco Control Data Cyber ​​205 a Texas Instruments Advanced Scientific Computer[6] jsou rané příklady vektorových architektur paměti k paměti.

Na konci 80. a počátku 90. let byly zavedeny vektorové architektury, jako jsou Cray Y-MP / 4 a Nippon Electric Corporation SX-3, které podporovaly 4–10 vektorových procesorů se sdílenou pamětí (viz Architektura NEC SX ).

SIMD

Toto schéma používá SIMD (Single Instruction Stream, Multiple Data Stream) kategorie z Flynnova taxonomie jako kořenová třída pro Pole procesoru a Asociativní paměť podtřídy. Architektury SIMD[7] se vyznačují tím, že řídící jednotka vysílá společnou instrukci na všechny prvky zpracování, které tuto instrukci provádějí v lockstepu na různých operandech z místních dat. Mezi běžné funkce patří schopnost jednotlivých procesorů deaktivovat instrukci a schopnost šířit výsledky instrukcí k bezprostředním sousedům prostřednictvím propojovací sítě.

Pole procesoru
Asociativní paměť

Systolické pole

Systolická pole, navrženo v 80. letech[8] jsou multiprocesory, ve kterých jsou data a dílčí výsledky rytmicky čerpány z procesoru do procesoru prostřednictvím pravidelné místní propojovací sítě.[1] Systolické architektury používají k synchronizaci toku dat od procesoru k procesoru globální hodiny a explicitní časová zpoždění.[1] Každý procesor v systolickém systému provádí invariantní sekvenci pokynů, než jsou data a výsledky pulzovány sousedním procesorům.[8]

Architektury MIMD

Na základě terminologie Flynn's Multiple-Instruction-Multiple-Data Streams tato kategorie zahrnuje široké spektrum architektur, ve kterých procesory provádějí více sekvencí instrukcí na (potenciálně) odlišných datových tocích bez přísné synchronizace. Ačkoli se instrukční i datové toky mohou u každého procesoru lišit, nemusí být. Architektury MIMD tak mohou spouštět identické programy, které jsou v různých fázích v daném okamžiku, spouštět jedinečné instrukční a datové toky na každém procesoru nebo provádět kombinaci všech těchto scénářů. Tato kategorie se dále dělí především na základě organizace paměti.[1]

Distribuovaná paměť

Sdílená paměť

Architektury MIMD paradigmatu

Kategorie MIMD založená na paradigmatech zahrnuje systémy, ve kterých je konkrétní paradigma programování nebo provádění přinejmenším stejně zásadní pro architektonický návrh jako strukturální úvahy. To znamená, že design architektury datových toků a redukční stroje je produktem podpory jejich charakteristického paradigmatu provádění, stejně jako produktem propojení procesorů a pamětí způsobem MIMD. Pododdělení kategorie jsou definována těmito paradigmaty.[1]

Hybridní MIMD / SIMD

Dataflow Machine

Redukční stroj

Wavefront Array

Reference

9. C Xavier a S S Iyengar, Úvod do paralelního programování

  1. ^ A b C d E F G Duncan, Ralph, „Průzkum paralelních počítačových architektur“, počítač IEEE. Února 1990, s. 5-16.
  2. ^ Flynn, M. J., „Very High Speed ​​Computing Systems“, Proc. IEEE. Sv. 54, 1966, str. 1901-1909.
  3. ^ Úvod do paralelních algoritmů
  4. ^ A b Hwang, K., ed., Výukový superpočítač: Design a aplikace. Computer Society Press, Los Alamitos, Kalifornie, 1984, zejm. kapitoly 1 a 2.
  5. ^ Russell, R. M., „Počítačový systém CRAY-1“, Comm. ACM, leden 1978, str. 63-72.
  6. ^ Watson, W.J., ASC: Vysoce modulární flexibilní superpočítačová architektura, Proc. AFIPS Fall Joint Computer Conference, 1972, s. 221-228.
  7. ^ Michael Jurczyk a Thomas Schwederski, „SIMD-Processing: Concepts and Systems“, str. 649-679 v příručce Parallel and Distributed Computing Handbook, A. Zomaya, ed., McGraw-Hill, 1996.
  8. ^ A b Kung, H.T., „Why Systolic Arrays?“, Computer, Vol. 15, č. 1, leden 1982, str. 37-46.