Obvod necitlivý na zpoždění - Delay insensitive circuit - Wikipedia

A obvod necitlivý na zpoždění je typ asynchronní obvod který provádí a digitální logika provoz často v rámci čipu výpočetního procesoru. Místo použití hodinové signály nebo jiné globální řídicí signály, je pořadí dat v obvodu necitlivém na zpoždění určeno datovým tokem.

Tok dat z jednoho prvku obvodu do druhého pomocí „potřesení rukou“ nebo sekvencí přechodů napětí k indikaci připravenosti přijímat data nebo připravenosti nabídnout data. Typicky budou vstupy obvodového modulu indikovat jejich připravenost k příjmu, což bude „potvrzeno“ připojeným výstupem zasláním dat (kódovaných takovým způsobem, že přijímač dokáže zjistit platnost přímo[1]), a jakmile budou tato data bezpečně přijata, přijímač je výslovně potvrdí a umožní odesílateli odstranit data, čímž dokončí navázání spojení a umožní přenos dalšího data.

V obvodu citlivém na zpoždění proto není nutné poskytovat hodinový signál k určení počátečního času výpočtu. Místo toho příchod dat na vstup dílčího obvodu spouští spuštění výpočtu. V důsledku toho lze další výpočet zahájit okamžitě po dokončení výsledku prvního výpočtu.

Hlavní výhodou těchto obvodů je jejich schopnost optimalizovat zpracování činností, které mohou trvat libovolný časová období v závislosti na datech nebo požadované funkci. Příklad procesu s proměnlivým časem na dokončení by byl matematický divize nebo obnovení dat, pokud by tyto údaje mohly být v a mezipaměti.

The Bez zpoždění (DI) třída je nejrobustnější ze všech asynchronní obvod modely zpoždění. Nečiní žádné předpoklady o zpoždění vodičů nebo bran. V tomto modelu musí být před dalším přechodem potvrzeny všechny přechody na branách nebo vodičích. Tato podmínka zastaví výskyt neviditelných přechodů. V obvodech DI musí být jakýkoli přechod na vstupu do brány vidět na výstupu brány, než bude povolen následný přechod na tomto vstupu. To vynutí, aby se některé vstupní stavy nebo sekvence staly nelegálními. Například brány OR nesmí nikdy přejít do stavu, kdy jsou oba vstupy jeden, protože vstup a výstup z tohoto stavu nebude na výstupu brány vidět. Ačkoli je tento model velmi robustní, nejsou možné žádné praktické obvody kvůli nedostatku vyjádřitelných podmínek v obvodech DI.[2] Místo toho Kvazi zpoždění necitlivé model je nejmenší kompromisní model, který je přesto schopen generovat užitečné výpočetní obvody. Z tohoto důvodu jsou obvody často nesprávně označovány jako Delay-Insensitive, když jsou Quasi Delay-Insensitive.

Viz také

Reference

  1. ^ Verhoeff, Tom (leden 1987). „Kódy citlivé na zpoždění - přehled“.
  2. ^ Martin, Alain. „Omezení zpožděné necitlivosti v asynchronních obvodech“ (PDF).

externí odkazy