Tmavý křemík - Dark silicon

V elektronický průmysl, tmavý křemík je množství obvodů integrovaný obvod které nelze pro dané jmenovité provozní napětí zapnout tepelný návrhový výkon (TDP) omezení. To je výzva v éře nanometrů polovodičové uzly, kde měřítko tranzistoru a měřítko napětí již nejsou navzájem v souladu, což má za následek poruchu Dennardova škálování. Toto přerušení škálování podle Dennarda vedlo k prudkému zvýšení hustoty výkonu, které brání zapnutí všech tranzistorů současně při jmenovitém napětí při zachování teploty čipu v bezpečném provozním rozsahu. Podle nedávných studií vědci z různých skupin předpokládají, že na 8 nm technologických uzlech může množství temného křemíku dosáhnout až 50–80%[1] v závislosti na architektuře procesoru, technologii chlazení a vytížení aplikací. Dark Silicon může být nevyhnutelný i v pracovních zátěžích serveru s množstvím inherentního paralelismu na úrovni požadavku klienta.[2]

Výzvy a příležitosti

Vznik Dark Silicon přináší v architektuře několik výzev, elektronická automatizace designu (EDA) a komunity společného designu hardwaru a softwaru. Například, jak nejlépe využít nepřeberné množství tranzistorů (s potenciálně mnoha tmavými) pro navrhování a správu energeticky účinných vícejádrových systémů na čipu za špičkových výkonových a tepelných omezení. Architekti zahájili několik snah o využití Dark Silicon k navrhování architektur specifických pro konkrétní aplikace a na akcelerátory.[3][4][5] V poslední době vědci zkoumali, jak Dark Silicon vystavuje komunitě EDA nové výzvy a příležitosti.[6] Zejména předvedli obavy z tepelné, spolehlivosti (měkké chyby a stárnutí) a variace procesů u vícejádrových procesorů Dark Silicon.

Reference

  1. ^ H. Esmaeilzadeh a kol., “Tmavý křemík a konec vícejádrového škálování ", na 38. mezinárodním sympoziu o počítačové architektuře (ISCA), strany 365–376, 2011.
  2. ^ N. Hardavellas, M. Ferdman, B. Falsafi, A. Ailamaki, "Směrem k temnému křemíku v serverech „IEEE Micro, sv. 31, č. 4, s. 6–15, červenec / srpen, 2011.
  3. ^ G. Venkatesh a kol., “Ochranná jádra: snižování energie zralých výpočtů “, na 15. sympoziu o architektonické podpoře programovacích jazyků a operačních systémů (ASPLOS), strany 205–218, 2010.
  4. ^ J. Cong a kol., "Podpora architektury pro CMP bohaté na akcelerátory “, na 49. konferenci IEEE / ACM / EDAA Design Automation Conference (DAC), 2012.
  5. ^ M. Lyons a kol., “Úložiště akcelerátoru: Rámec sdílené paměti pro systémy založené na akcelerátorech ", ACM Transactions of Architecture Code Optimizations (TACO), 8 (4): 48: 1–48: 22, 2012.
  6. ^ M. Shafique, S. Garg, D. Marculescu, J. Henkel, "Výzvy EDA v temné éře křemíku “, na 51. konferenci IEEE / ACM / EDAA Design Automation Conference (DAC), 2014.